第二章微处理器第2节.ppt

第2章 微处理器 2.2 8086/8088微处理器 2.2.1 8086的编程结构  8086分为两部分，即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。 右图为8086的编程结构图 表2-1 寄存器的特殊用途和隐含用法 表2-1 寄存器的特殊用途和隐含用法 标志寄存器（Flag Register）标志寄存器共有16位，其中有7位未用，已用的9个标志位按功能可分为6个条件标志和3个控制标志。（1）条件标志（条件标志用于存放程序运行的状态信息，由硬件自动设定。控制标志由软件设定，用于中断、串操作等控制）：图2-2 标志寄存器结构图 最小方式适用于由单微处理器组成的小系统。在这种系统中，8086/8088 CPU直接产生所有的总线控制信号，无须总线控制器。图2-3 8086CPU最小模式下的典型配置 图2-4 8086CPU最大工作模式下的典型配置 SO、SI、S2和总线具体操作之间的对应关系见表2-2。 3．8086CPU的引脚信号 8086CPU采用双列直插式的封装形式，具有40条引脚，它采用分时复用的地址/数据总线，有一部分引脚具有双重功能，在不同时钟周期内，引脚的作用不同。 右图2-5 为 8086的引脚信号（括号中为最大模式下的名称） 最大模式和最小模式下有不同意义的引脚信号（括号内为最大模式下意义）。 （10） ()：输出/三态。最小模式下，它的功能为。（Data Enable）用来控制8286总线缓冲器，即允许缓冲器工作；如果是最大模式，则该引脚用来和及一起提供状态信息，状态信息提供给总线控制器8288。 （11）DT/（）：输出/三态。最小模式下引脚功能为DT/，控制8286总线缓冲器数据传送的方向。若DT/为高，收发器就把数据放到系统总线上去，对于CPU来说是输出数据；若为低，收发器就把数据从系统总线上取回，对于CPU来说是读入数据。如果是最大模式，则该引脚功能为状态信息。由8288总线控制器产生和DT/ 输出。 2.2.3 8086的系统组成 1．8086的存储体结构 按字节（byte）为基本单位在存储器里存储数据的，一个字节有8位（bit）二进制数，8086CPU对应的1兆字节存储空间可分为两个512K字节的地址存储体，其中由奇数地址的存储单元组成的称为高字节体（或奇体），和数据总线D15～D8相连，用信号作为存储体选择信号；由偶数地址的存储单元组成的称为低字节体（或偶体），和数据总线D7～D0相连，利用A0作为存储体选择信号。 在组成存储系统时，8086总是使偶地址单元的数据经地址/数据复用引脚AD0～AD7并通过地址总线A0～A7和数据总线D0～D7传送，而奇地址单元的数据经地址/数据复用引脚AD0～AD7并通过地址总线A8～A15和数据总线D8～D15传送。 表2-3 BHE和A0的意义: 8086在构成一个字时，可以是规则字也可以是不规则字。所谓规则字就是一个字的低字节存放在偶数地址单元，高字节存放在这个单元之后的奇数地址单元。反之，就是不规则字图2-6 8086系统的存储结构 图2-7 当前可寻址的存储器段（堆栈段和附加段重叠） 4．8086存储器20位物理地址的形成 在存储段划分时，段内地址是连续的，段与段之间是相互独立的。每个段的起始地址称段的基址，段基址必须是能被16整除的那些地址，即20位的段基址的低四位应当是0000。 当CPU访问存储器时，根据逻辑地址（由段基址和偏移值构成），在BIU的地址加法器中形成20位的物理地址，其方法是将段址左移四位（相当于乘以16）再加上偏移量。 2.3.1 辉煌的历程 ——CPU的飞速发展。 ４位CPU 1971年Intel公司，在11月15日的《电子新闻》上推出了世界上第一款用于计算器4位微处理器4004。 8位CPU 1974年，8008发展成首款真正的通用微处理器Intel 8080，时钟频率为2MHz。Zilog公司生产了8080的增强型Z80，摩托罗拉公司生产了6800，都属于第二代微处理器。 2.3.2 潮流和未来 1．奔腾4的时代 2000年11月21日，Intel推出了代号Willamette的处理器(全新的Socket 423插座)，这就是Pentium 4，业界常简称为“P4”。Pentium 4集成了4200万个晶体管，采用了全新的32位微体系结构——NetBurst，起步频率为1.3GHz。它集成256KB-512KB的ON-Die(晶元级别上)的L2缓存，支持更为强大的SSE2指令集，多达20级的