第二章 定制单用途处理器(23.41).pptVIP

嵌入式系统设计：软硬件统一 第二章 定制单用途处理器 概 述 引 言 处理器 用于执行特定计算任务的数字电路 控制器和数据路径 通用型：多种计算任务 单用途型：一种特定的计算任务 定制单用途型: 不规范任务 定制单用途处理器的特点 优点：性能好、体积小、低功耗 缺点：NRE成本高，上市时间较长，灵活性较低 硅片上的CMOS晶体管 数字系统的基本电子元件 功能类似于开关 通过栅极（gate）电压控制源极（source）-漏极（drain）的电流 CMOS晶体管的应用 CMOS：互补金属氧化物半导体 电平的表示 0为低电平，1为高电平 两种基本类型： nMOS：gate=1时导通 pMOS：gate=0时导通 （所谓“互补”） 基本门 Inverter, NAND, NOR 基本逻辑门 基本逻辑门 组合逻辑设计 组合元件 时序元件 时序逻辑设计 通过实现模型，将时序逻辑设计转化成组合逻辑设计。 时序逻辑设计 单用途处理器基本模型 示例：最大公因数 设计算法 将算法转化为状态机 带有数据路径的有限状态机 使用模板完成转化 状态图模板 创建数据路径 为声明过的变量定义寄存器 为算术运算建立功能单元 连接输入/输出端口、寄存器和功能单元 寄存器与变量间的连接，以数据的读写为基础 当多个数据源连接到一个寄存器时可应用数据选择器。 为数据路径的每个输入和输出建立唯一的标识符 创建数据路径 创建控制器的FSM 此FSM与其 FSMD具有相同的状态和状态转换关系。 将复杂的操作和条件专程数据路径中的布尔操作和条件 控制器和数据路径 GCD示例的控制器状态表 完成GCD定制单用途处理器设计 设计数据路径 得到下一状态和控制逻辑的状态表 只剩下组合逻辑的设计 虽然并不能得到最优设计，但是能够反映设计的步骤。 RTL定制单用途处理器设计 RTL（Register Transfer Level）：描述寄存器间数据的转移 RTL单用途处理器设计： 由于编程语言一般不支持逐周期的描述，采用编程方式效果不佳 通常从状态机着手进行设计 Example 将4bits数据总线接受的数据转换成8bits，传送到8bits数据总线的4-8bits桥接器 RTL定制单用途处理器设计 RTL定制单用途处理器设计 优化单用途处理器 优化就是使设计指标的值达到最好 可优化的方面： 原始程序 FSMD 数据路径 FSM 优化原始程序 分析程序的用途并寻找可改进的地方 计算模块的数量 变量 算法的时间和空间复杂度 应用乘法和除法的会引入巨大的运行开支 优化原始程序 优化FSMD 优化一般可从下面三方面入手 合并状态 状态转移条件为常数的状态可以合并（此情况下状态必转移） 执行彼此无关的运算的状态可以被合并 分离状态 执行复杂操作的状态，如操作 (a*b*c*d) ，可以被划分成效的状态以减小硬件尺寸 调度： 将原始程序的算法分配给FSMD中的状态，可以对基于模板的调度方法加以改进 优化FSMD 优化数据路径 共享功能模块 无需将算数运算和功能单元一一对应 若有些运算不在同一时刻发生，则可以共用单一的功能模块 多功能单元 ALUs 支持不同的操作, 可以作为公共模块被发生在不同状态的运算使用 优化FSM 状态编码 为 FSM的每个状态分配唯一的位矢量 状态太寄存器的大小和组合逻辑会因编码方式的不同而不同 可当成排序问题理解 状态最小化 将等效状态合并为单个状态 若对所有有可能的输入而言，如果两个状态产生的输出相同且能转移到相同的次态，则这两个状态等价。 总结 定制单用途处理器 较直接的设计技术 可建立成可执行的算法 典型的以 FSMD为起始进行设计 可应用CAD工具进行设计 * L/O/G/O 引言 组合逻辑 时序逻辑 定制单用途处理器的设计 4 1 2 3 5 RTL定制单用途处理器的设计 Microcontroller CCD preprocessor Pixel coprocessor A2D D2A JPEG codec DMA controller Memory controller ISA bus interface UART LCD ctrl Display ctrl Multiplier/Accum Digital camera chip lens CCD 晶体管 source drain oxide gate IC package IC channel Silicon substrate gate source drain Conducts if gate=1 1 inverter x F = x 1 0 F = (xy) x 1 x y y NAND gate 0 1 F = (x+y) x