第九讲 只读存储器闪速存储器和存储器于CPU的连接.ppt

第九讲 主存储器（二） 只读存储器及存储器与CPU的连接 本讲主要内容 只读存储器 闪速存储器 存储器与CPU的连接 存储器容量的扩展 CPU与存储器的连接 存储器举例 电可擦写ROM ——EEPROM及Flash存储器 (3).擦除操作 :所有的存储元中浮空栅上的负电荷要全部洩放出去。为此晶体管源极S加上正电压，这编程操作正好相反 。 4.FLASH存储器的阵列结构 例 有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问(1) 需要多少片RAM芯片？(2) 该存储器需要多少地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。(4) 给出地址译码器的逻辑表达式。 解：(1) 需要4M/1M = 4片SRAM芯片； (2) 需要22条地址线 (3) 译码器的输出信号逻辑表达式为： 例 设有若干片256K×8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：(1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。 例 设有若干片256K×8位的SRAM芯片，问： (1) 如何构成2048K×32位的存储器？ (2) 需要多少片RAM芯片？ (3) 该存储器需要多少字节地址位？ (4) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：采用字位扩展的方法。需要32片SRAM芯片。 * * 二.只读存储器 1.ROM的分类 缺　点 不能重写 只能一次性改写 只读存储器 掩模式 (ROM) 一次编程 (PROM) 多次编程 (EPROM) (EEPRPM) 　　定　　义 　数据在芯片制造过程中就确定 用户可自行改变产品中某些存储元 　 可以用紫外光照 射或电擦除原来的数据，然后再重新写入新的数据 　　优　　点 可靠性和集成度高，价格便宜 可以根据用户需要编程 可以多次改写ROM中的内容 闪速存储器 Flash memory (1) 掩模式ROM 采用掩模工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写。 有MOS管的位表示存1， 没有MOS管的位表示存0。 （2）. PROM (一次性编程) VCC 行线 列线 熔丝 写“0”时： 烧断熔丝 写“1”时： 保留熔丝 （ 3）. EPROM (多次性编程 ) (1) N型沟道浮动栅 MOS 电路 G 栅极 S 源 D 漏 紫外线全部擦洗 D 端加正电压 形成浮动栅 S 与 D 不导通为 “0” D 端不加正电压 不形成浮动栅 S 与 D 导通为 “1” S G D N + N + P 基片 G D S 浮动栅 　 SiO 2 + + + + + _ _ _ 4.2 … 控制逻辑 Y 译码 X 译 码 数据缓冲区 Y 控制 128 × 128 存储矩阵 … … PD/Progr CS A10 A7 … A6 A0 … … DO0 … DO7 1 12 … A7 A1 A0 VSS DO2 DO0 DO1 … 2716 24 13 … VCC A8 A9 VPP CS A10 PD/Progr DO3 DO7 … (2) 2716 EPROM 的逻辑图和引脚 4.2 PD/Progr PD/Progr 功率下降 / 编程输入端 读出时 为 低电平 (4) 电擦可编程只读存储器EEPROM ? 若VG为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。 ? 若使VG为负电压，强使第一级浮空栅极的电子散失，即擦除。 ? EEPROM的编程与擦除电流很小,可用普通电源供电,而且擦除可按字节进行。 　它的主要特点是能在应用系统中在线改写，断电后信息保存，因此目前得到广泛应用。 第一级浮空栅 第二级浮空栅 三.闪速存储器 1.什么是闪速存储器? Flash Memory 闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。 特点： 固有的非易失性 (2) 廉价的高密度 (3) 可直接执行 (4) 固态性能 2. FLASH存储元