实验八路抢答器的设计DE7.docVIP

实验8 八路抢答器的设计 实验目的：掌握设计较复杂系统的方法。 实验步骤：使用原理图输入法设计该八路抢答器系统，需要事先创建SEG7b2组别显示译码器电路和div248分频器电路，将这两个电路生成电路符号存储在answer8文件夹内。然后，再建立answer8的原理图文件。 一、生成SEG7b2组别显示译码器电路符号 1.选择File→New Project Wizard建立answer8的工程。 在工程目录下选择“E:\EDA_test\Altera\answer8”，如果没有“answer8”文件夹，需要新建。在项目名称处填“SEG7b2”。 点击Next，在File name文件名称处填“SEG7b2”。 点击Next后，按照下图设置选择器件。 点击Next后， 点击Next后， 点击Finish完成了项目的建立。 2.建立文件 选择File→New …或快捷图标新建文件 先建立SEG7b2.VHD文件。这是译码器文件。 点击“OK”。 输入SEG7b2.VHD文件如下： LIBRARY ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_unsigned.all; ENTITY SEG7b2 IS PORT(num: IN std_logic_vector( 7 downto 0); hex7: OUT std_logic_vector(7 downto 0)); END SEG7b2; ARCHITECTURE a OF SEG7b2 IS BEGIN WITH NUM SELECT hex7 = when , --显示1； when , --显示2； when , --显示3； when , --显示4； when , --显示5； when , --显示6； when , --显示7； when , --显示8； when others ; --显示0； END a ; 输入完文件后，选择保存文件。在选择框中选中“Add file to current project”，然后保存文件： 点击“保存”。 3.编译项目文件 点击按钮，或利用下图示，选择对应操作。 编译过程需要几分钟的时间，在Status框中有编译进程。 编译通过时显示下图结果。 4.创建文件对应的电路符号 将当前工作窗口切换到SEG7b2.vhd，然后按照下图示选择对应的操作。 创建电路符号成功后，显示如下图。点击“确定”。 至此，SEG7b2.bsf的元件符号已经保存在answer8的文件夹内。 二、类似前面的步骤，生成div248分频器电路符号 1.选择File→New Project Wizard建立div248的工程。 在工程目录下选择“E:\EDA_test\Altera\answer8”。在项目名称处填“div248”。 点击Next，出现： 我们是在同一个文件夹下建立新的工程，在此选择“否”。 在File name文件名称处填“div248”。 点击Next后，按照下图设置选择器件。 点击Next后， 点击Next后， 点击Finish完成了项目的建立。 2.建立文件 选择File→New …或快捷图标新建文件 先建立div248.VHD文件。这是分频器文件。 点击“OK”。 输入div248.VHD文件如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity div248 is port(clk:in std_logic; div2:out std_logic; div4:out std_logic; div8:out std_logic; div16:out std_logic; div32:out