TMS320C55x DSP原理及其应用（第二版）代少升-第八章 OMAP5912双核处理器-自学.pptVIP

第八章OMAP5912双核处理器 8.1：OMAP5912简介 OMAP5912是由一个TMS320C55x DSP内核和一个高性能的ARM926EJ-S ARM内核构成的双核处理器，是一种高度集中的软硬件开发平台。 OMAP5912的应用领域： 应用 处理设备 移动通信：GPRS,CDMA,蓝牙 高级语音识别处理和图像处理 音频处理 图形和视频加速 通用Web接入 数据分析处理 第八章OMAP5912双核处理器 特点： 低功耗、高性能CMOS技术 ARM926EJ-S(MPU)内核和TMS320C55x DSP内核 共享内部SRAM的250K空间 内存通信控制器 DSP的存储器管理单元和DSP外设 MPU外设 共享外围 尾段转换单元 密码函数的硬件加速器 MPU/DSP/TC的独立省电模式 片上SCAN_BASED仿真逻辑和JTAG边界扫描逻辑 3 种289脚的球形（BGA）封装 第八章OMAP5912双核处理器 8.1.1 TMS320C55x DSP内核 每周期可以执行1或2条指令； 双乘法器； 两个算术/逻辑单元； 五条内部数据总线（3条读总线和2条写总线）； 32K × 16位片上双存取RAM（DARAM）（64K字节）； 48K × 16位片上单存取RAM（SARAM）（96K字节）； 指令缓存（24K字节）； 离散余弦变换DCT及反变换IDCT，像素插值的视频硬件加速器，以及用于视频压缩的运动估计。 第八章OMAP5912双核处理器 8.1.1 ARM926EJ-S(MPU)内核 支持32位和16位（模式C）指令集； 16K字节指令缓存； 8K字节数据缓存； 数据和程序存储器管理单元（MMU ）； 17个字的写缓冲器； 两个为MMU的 64个入口转换旁视缓冲器（TLBs） 第八章OMAP5912双核处理器 8.2 OMAP5912的功能简介 OMAP5912芯片的功能框图： 第八章OMAP5912双核处理器 一、MPU存储区映射 MPU外设只能被MPU和系统DMA控制器访问，DSP不能访问这些外设。MPU的地址空间采用字节寻址方式。表8-1给出了MPU可寻址的寄存器空间，表8-2为片选映射空间 二、DSP存储区映射 DSP总体存储器映射 ：DSP子系统包括16KB的片内SRAM〔64KB的DARAM和96KB的SARAM) 。 片内双访问RAM(DARAM)：该DARAM位于字节的地址范围为000000h - 00FFFFh，是每8个字节一块的8块组成的(见表8-4)，每个DARAM块可以执行两个周期。 片上单存取RAM(SRAM):SRAM位于字节的地址范围010000h - 027FFFh，是每块8个字节的12块组成的（见表8-5）。每个SRAM块每次循环执行可以一次访问（一读或一写）。 第八章OMAP5912双核处理器 三、MPU和DSP 专用外设 MPU和DSP都有自己独立的专用外设总线。挂在这些专用总线上的外设只能由它们各自对应的处理器访问 ： 定时器:MPU和DSP在各自的TIPBs上有三个可用的32bit定时器 。 看门狗定时器:MPU和DSP备有1个看门狗定时器，它们都可以配置为看门狗定时器或通用功能定时器 。 中断处理器 :DSP有98个中断源，MPU有160个中断源 。 LCD CONV(仅MPU具有):支持16 bit LCD模式 和18 bit LCD模式 随机数据发生器(RNG)(仅MPU具有):提供了总线接口、时钟、复位和测试接口。 DES/3DES(仅MPU具有):提供了硬件加速的数据加/解密功能 。 SHA1/MD5 (仅MPU):提供了硬件加速hash功能 。 第八章OMAP5912双核处理器 四、MPU公共外设 MPU外设只能被MPU和系统DMA控制器访问。由于该总线能够被系统DMA访问，因此称为公共总线。DSP不能访问该总线上的外设。 这些外设包括：USB主机控制器 、USB功能外设 、多通道缓存串口(McBSP) 、 主/从接口 、 MicroWire串口 、多媒体卡/安全数字(MMC/SD)接口 、HDQ/1-Wire接口 、摄像机接口 、MPUIO/键盘接口 、脉宽调光 、脉宽调音 、LED脉冲发生器 、实时时钟 、帧调整计数器 、操作系统（OS）定时器 。 第八章OMAP5912双核处