CAD课程设计数字电子钟设计与制作.docVIP

摘 要： 设计一个周期为24小时，显示满刻度为23时59分59秒，具有校时功能和报时功能的电子钟。本系统的设计电路由时钟译码显示电路模块、脉冲逻辑电路模块、时钟脉冲模块、电源模块、整电报时模块、校时模块等部分组成。为了用电池作电源，采用低功耗的CMOS芯片及液晶显示器，计数器采用同步双十进制计数器CC4518，锁存译码器是CC4543，发生器使用计数振荡器CC4060及双D触发器CC4013，整电报时电路用CD4082，CD4011及扬声器构成。 目 录： 页 次 摘要 1 目录 1 图表目录2 设计概述3 1.1 设计目标3 1.2 功能特性3 1.3 原理框图3 设计原理3 设计步骤4 3.1 计数器电路4 3.2 译码和数码显示电路5 3.3 振荡器电路6 3.4 校时电路7 3.5 整点报时电路7 设计电路原理图10 印制板图11 材料清单11 电路调试12 设计体会12 芯片功能表13 参考文献15 图表目录： 页 次 图 1 原理框图3 图 2 秒计数器4 图 3 分计数器5 图 4 时计数器5 图 5 译码和数码显示电路6 图 6 秒脉冲发生器6 图 7 校时电路7 图 8 整点报时电路8 图 9 整点报时控制门电路9 图 10整点报时音响电路9 图 11设计电路原理图10 图 12印制板图11 数字电子钟的设计与制作 设计概述 设计任务 时钟脉冲电路设计 60进制计数器设计 24进制计数器设计 “秒”，“分”，“小时”脉冲逻辑电路设计 “秒”，“分”，“小时”显示电路设计 “分”，“小时”校时电路 整点报时电路 功能特性 设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期。 当电路发生走时误差时，要求电路具有校时功能。 要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。 原理框图 图 1 原理框图 设计原理 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 设计步骤 计数器电路 根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。把它们适当连接就可以构成秒、分、时的计数，实现计时功能。CC4518的符号如图，一个芯片集成了两个完全相同的十进制计数器，其异步清零信号CR是高电平有效。记数脉冲输入CP和记数允许EN是或关系，即EN=1时，CP脉冲可以通过或门产生上升沿触发记数，反过来如将CP端接低电平（CP=L），则EN端可以加入计数脉冲，用其下降沿经反相通过或门产生上升沿触发计数，计数器输出8421BCD码。 秒计数器的设计及安装 秒计数器为60进制计数器。实现此模数的计数器是由双BCD同步加计数器CD4518构成。秒计数器是六十进制，由一个十进制和一个六进制计数器异步级联组成，各记数器都接成下降沿触发方式，其中六进制计数器用异步复接法构成。两级计数器出现0110， 0000时通过置数脉冲使计数器清零,也就是此时AQ2,AQ1通过与门后发出置数脉冲使计数器通过清零端AR清零（如图2所示）。 图 2 秒计数器 分计数器的设计及安装 分计数器也是60进制计数器。同秒计数器一样是由双BCD同步加计数器CD4518构成。再按同秒计数器的方法接成可实现100进制的计数器。再用同秒计数器的方法实现60进制（如图3所示）。 图 3 分计数器 时计数器的设计及安装 时计数器是24进制计数器。实现此模数的计数器是由双BCD同步加计