微电子材料与制程 第八章 金属薄膜与制程.pdfVIP

第八章 金属薄膜与制程 8-1. 简介 随着电子工业迅速发展，制程技术快速进步，已达到极大规模集成电路（ULSI）阶段。 而金属化(Metallization) 为一个极为重要的关键步骤。在微电子工业硅晶集成电路中金属 薄膜主要用为: (1)导体接触 (Ohmic Contact)， (2)单向能阻接触 (Schottky Barrier Contact )， (3)低阻闸电极 (Gate Electrode)， (4)组件间联机 (Interconnect)。 随着半导体生产技术的演进，集成电路设计与制造的最低线宽持续缩小。根据美国半导 体协会（Semiconductor Industry Association, SIA）于1997年发布的蓝图（Roadmap）， 在0.25m世代组件中，闸电极（Gate）宽为0.20 m，接触窗口（Contact Window）金属 硅化物厚度为70 nm，自金属硅化物接面深度 (Junction Depth)为100-200 nm。到公元1999 年，0.18 m世代组件中，这些数字将分别改变为0.14 m，55 nm以及70-140 nm（见表 8.1）。[1]一方面有更多晶体管（Transistor）可以被容纳在晶粒（Chip）中，另一方面， 因组件的积集度增加，使得芯片的表面无法提供足够的面积，来制作所需的内联机 （Interconnect）时，为了配合晶体管缩小后所增加的内联机需求，两层以上的金属化设计， 便逐渐的成为许多集成电路所必须采用的方式。图8-1为一六层金属薄膜结构之扫描式电子 显微镜图。 图8-01 在多层金属薄膜结构中，用以连接（Interconnect）晶体管（Transistor）之源极 （Source），汲极（Drain）和闸电极（Gate）至金属导线的接触窗（Contact），与连接上 下层金属导线间的介层窗（Via）之孔径缩小了许多，然而用以分开金属导线的介电层 （Dielectric）之厚度无法相对的减小，以致于接触窗及介层窗的纵横比（Aspect Ratio） 增大了许多。例如在0.25微米生产技术之接触窗（Contact）在逻辑晶粒（Logic Chip）的 最小关键尺寸（Critical Dimension，CD）约为0.28μm，在动态随机存取内存（Dynamic Random Access Memory，DRAM）纵横比（Aspect Ratio）约为5.5：1。在0.18m世代组件， 接触窗/介层窗的关键尺寸已降到 0.2μm， DRAM 纵横比尺寸，则提高到6.3。由于金属栓 塞（Plug）填入孔洞的程度影响半导体电性及可靠度（Reliability），因此，将金属填充 入小孔径，高纵横比的接触窗及介层窗成为次微米半导体制造的重要课题之一。另外在深次 微米领域时，Al合金作为内联机（Interconnect）阻值过高也不再适用，以阻值较低的材 料（如Cu），来取代铝合金已然在积极进行中。其它发展新材料与技术，如低与高介电系 数绝缘材料、垫高源/汲极硅晶等均是有待研发的课题。 8-2. 金属接触 8-2-1. Al-Si合金 早期集成电路金属化制程选择铝为主要导电材料，是因为铝具有低电阻值（～2.8μΩ- cm），技术成熟，附着力强，易蚀刻，且与n+/p+易融合成很好的奥姆接触（Ohmic Contact）。[2] 但在组件接触区窗口缩小至微米尺寸后，金属与下层Si接触面积缩小，接触电阻增加与接 触区窗口生成氧化层或污染物影响接触质量问题变得很严重。一般须在镀金属膜时经过连续 式洁净化蚀刻(即预蚀)的步骤。由于集成电路后段制程温度常会达到450-500 0C，而在此 温度范围Si在Al中的溶解度高达0.5-1 at.% （见图8-2）[3]，并能在Al薄膜中迅速扩 散，导致在Al-Si界面生成孔穴（见图8-3），造成严重的Al穿入Si半导体问题 (Penetration Problem) ，亦即Al 突入(Spiking)问题。因此最先因应之法是在镀Al膜时，掺入约1 at.% Si，抑制Si原子扩散进入Al膜中。另一方法则为利用快速热处理(Rapid Thermal Annealing, RTA)方法，亦即快速加热至制程所须温度，而在形成密合接触时，减少溶解于Al膜中Si 的数量。 图8-02 图8-03 8-2-2 Al-Si-Cu合金 Al薄膜不仅用于作但接触，而且用于作组件间联机。在组件尺寸缩