多时间定时器.doc

电路CAD课程设计报告 题 目 多时间定时器 学生姓名 学 号 学 院 专 业 指导教师 2011 年 12 月 18 日 摘要 目录 一、设计目的 4 二、设计任务 4 三、整机框图 4 四、各部分电路设计 5 1、秒脉冲电路 5 2、减数器电路 5 3、译码和数码显示电路 6 4、时序控制电路 7 5、整机框图 7 6、元件清单 9 五、调试要点 9 六、性能测试与分析 10 七、结论与心得 10 八、参考文献 11 一、设计目的 掌握译码器、锁存器、定时器等的逻辑功能和工作原理，设计可预置时间的定时电路；分析与设计时序控制电路。画出30秒定时器的所有组成电路和整机逻辑电路图，掌握定时器的工作原理及其设计方法，并对各电路和原件的应用有所了解。 二、设计任务 1、30秒计时功能，两位数字显示，计时间隔为1秒。 2、进行30秒减计时结束后，发光二极管点亮，显示器显示00。 3、设置外部开关，可使定时器直接清零，启动计时、暂停/连续计时。 三、整机框图 30秒定时器的原理框图如图： 图一：30秒定时原理框图 30秒定时器主要由秒脉冲发生器、控制电路、计数器、译码显示器电路四部分组成。计数器完成30秒减计时功能，而控制电路是直接控制计数器的清零、启动计数、暂停/连续计数、译码显示等功能。操作直接清零开关时能够使计数器清零并且使数码显示器显示00，当启动开关闭合时，控制电路应封锁时钟信号CP(脉冲信号)，同时计数器完成计数功能，译码显示电路显示30秒；当启动开关断开时，计数器开始计数：当暂停/连续开关闭合时，控制电路封锁时钟信号CP，计数器处于封锁状态，计数器停止计数；当暂停/连续断开时，计数器连续累计计数。 四、各部分电路设计 1、秒脉冲电路 图二：秒脉冲电路 秒脉冲产生电路采用555定时器来实现。555定时器是一种多用途集成电路，应用相当广泛，通常只需外接几个阻容元件就可以很方便的构成施密特触发器和多谐振荡器。利用555定时器构成多谐振荡器的方法是把它的阀值输入端TH和触发输入端TR相连并对地接电容C，对电源VDD接电阻R1和R2，然后再将R1和R2接DIS端就可以了。由555定时器构成的秒脉冲产生电路如图二所示。 多谐振荡器的振荡周期为： T=0.7（R1+R2）C=0.7（47+2*47）*1000*10*0.000001=987ms=1s 2、减数器电路 减计数电路如图三，计数器74HC192是具有异步清零、异步预置功能的双时钟十进制同步加/减计数器，当S3接+5V时，CR为高电平，计数器清零；当S3接地时，CR为低电平、LD为低电平，D0~D3端输入的数据d0~d3被置入计数器，Q3Q2Q1Q0=d3d2d1d0。当CR为低电平、LD为高电平时，如果CPD为高电平，由CPU端输入计数脉冲，进行加计数；如果CPU为高电平，由CPD端输入计数脉冲，则进行减计数；如果CPD和CPU端都为高电平，计数器保持状态不变。 图三：30进制减计数器 用两片74HC192实现30秒定时器的计数，如下图。当S3接地（即CR=0），同时启动开关S1合上时，两片74HC192的LD=0，计数器置30秒。当S1断开时，LD=1，计数器工作，端CPD输入秒脉冲时，进行减计数。当计数器减计数到0时，BO1和BO2同时输出低电平0。 3、译码和数码显示电路 译码器将各级十进制计数器的计数结进行二—十进制译码，并驱动数码管用十进制符号显示出来。如图四： 图四：译码和数码显示电路 在图中，4511为BCD七段锁存数码驱动器，其输入端A、B、C、D分别接计数器的输出端Q0、Q1、Q2、Q3；输出端a~g分别接数码显示器的七段a~g。数码显示器选用七段共阴极半导体显示器，显示器的接地线与地线之间串人一个限流电阻，以防止电流过大而烧坏数码管。 4、时序控制电路 减计数器电路如图五，BO1和BO2是个位和十位计数器的借位输出端，S2是暂停/连续开关，开关S2打向2时，G3输出高电平，控制门G4打开，秒脉冲信号可以通过控制门G4使计数器进行减数计数；开关S2打向1时，G3输出低电平，G4门关闭，秒脉冲信号被封锁，计数器处于锁存状态。计数器进行30秒倒计时后，十位计数器和个位计