DSP技术及应用系统设计.pdf

DSP技术及应用系统设计 胡景春 叶水生 胡景春 叶水生 1 第二章 定点DSP芯片TMS320f2812 2.1 TMS320F2812性能特点 2.2 TMS320F2812硬件结构 2.3 TMS320F2812指令系统简介 2 2.1 TMS320F2812性能特点 （1）采用了高性能的静态CMOS技术，时钟频 率可达150MHZ （6.67ns ），其核心电压为1.8V，I/O 口电压3.3V，Flash编程电压也为3.3V 。 （2 ）高性能的32位CPU 。能够实现16X16和 32X32乘法操作，哈佛总线结构，快速的中断操作，寻 址程序空间可达4M，寻址数据空间可达4G，在C/C++ 和汇编语言中代码可得到优化，另外还可向下兼容 TMS320F24X/LF240X处理器的代码； （3 ）片上存储器：闪存128K字，单访问双口 RAM(SARAM)18k字； （4 ）引导(BOOT)ROM4K字，具有软件启动模 式并包含标准的数学表； （5 ）时钟和系统控制采用锁相环技术PLL来控制 系统各模块所需要的频率； 3 （6 ）具有3个外部中断和外围中断扩展模块 PIE(Peripheral InterruptExpansion)，PIE可支持多 达45个外部中断； （7 ）128位的代码安全模块CSM(Code Security Module)，更好地保护了开发者的知识产权； （8 ）具有3个32位的CPU定时器和适合电机控制 的事件管理模块EVA和EVB ； （9 ）具有很强的外围通讯功能:包括同步串行口 SPI，通用异步串行口SCI，增强的eCAN和多通道缓 存串行口MCBSP ； （10）16个通道、12位精度的A/D转换器。 （11）56个独立可编程的多路通用输入/输出 (GPIO)引脚。 4 2.2 TMS320F2812硬件结构 2.2.1 TMS320F2812内部结构及总线 TMS320F2812主要由C28x核的CPU（C28x CPU）、系统时钟控制模块(系统控制部分)、 事件和外设管理模块（EVA、EVB和外设中断 控制等），片内存储模块（FLASH、ROM、RAM 等）、CPU定时器模块(CPU定时器)、12位A/D 转换模块（12bit ADC）、扩展接口模块（扩 展接口）、以及内部总线等构成。 5 6 总线包括外部扩展总线和内部总线. 扩展接口：A18-A0和D15-D0是表示2812外 部扩存储器的能力，2812外扩的存储空间最大 是219*16 bit（512K字）。 812的内部存储器空间被分成了2块，一块 是程序空间，一块是数据空间，对它们的访问 通过地址总线和数据总线进行。2812的存储器 接口具有3条地址总线和3条数据总线。 7 （1）PAB （Program Address Bus）22