基于VerilogHDL的设计线性分组编译码器.pdfVIP

基于VerilogHDL的设计线性分组编译码器.pdf

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于VerilogHDL的设计线性分组编译码器

12 3 V o l112 N o13 2007 6 JOURNAL HARB IN UN IV. SC I. TECH. Jun., 2007 V erilog HDL 崔 鹏, 李 岩 ( , 150080 : 针对传统电路图法设计复杂数字系统的周期长, 需要专门的设计工具, 需手工布线的 缺陷, 阐 了用 V erilog HDL 输入法在设计复杂电路方面的优势. 并以线性分组码编译码器的具体 设计实现说明了V erilog HDL 设计的程序结构清晰, 无需考虑具体电路的实现, 大大减少了设计人 员的工作量, 提高了设计的准确性和效率. : V erilog HDL; 自底向上; 自顶向下; 线性分组码编译码器 : TP33112 : A : 1007- 2683( 2007 03- 0055- 03 Verilog HDL App licat ion for Comp licated C ircuit Des ign C UI P eng, LI Yan ( College of C om pu ter S cience T echnology, H arb in U n iv. Sci. T ech. , H arb in 150080, Ch in a Abs tract: T o introduce V erilog HD L wh ich is used in d ig ital system design the design procedure is illustra ted. M oreover it show s the advan tages of V erilog HD L at com plicated circuit design by design ing coder decoder o f lin- ear array code. K ey w ord s: V erilog HDL; bo ttom - up; top - bottom; coder decoder o f linear array code , . , , 1 V erilog H DL . . , , , , . , , , , . [ 1] . 2 , . V erilog HDL , , 5 000 V erilog HDL . , . , .

文档评论(0)

skvdnd51 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档