Volume 2 :Chapter 2. Cyclone V器件中的收发器时钟.pdf

Volume 2 :Chapter 2. Cyclone V器件中的收发器时钟.pdf

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Volume 2 :Chapter 2. Cyclone V器件中的收发器时钟

Cyclone V器件中的收发器时钟 2 2013.05.06 CV-53002 订阅 反馈 本章节提供了有关Cyclone®V收发器时钟体系结构的信息,并介绍了收发器连接FPGA架构时,操 作所需时钟、内部时钟体系结构以及时钟选项的详细信息。 图2-1: 收发器时钟体系结构概述 Transceivers Input Reference Clock Transmit PLL or CDR FPGA FPGA Fabric-Transceiver Fabric Internal Clocks Transceiver Interface Clocks Channels 相关链接 Cyclone V器件手册:已知问题 列出了对Cyclone器件手册章节规划的更新。 输入参考时钟 这一部分介绍了如何提供发送器PLL和CDR的参考时钟来生成收发器操作所需的时钟。 表2-1: 输入参考时钟源 发送器PLL 资源 CDR 抖动性能(1) CMU PLL 专用refclk管脚 Yes Yes 1 REFCLK网络 Yes Yes 2 两用RX / refclk管脚 Yes Yes 3 小数分频PLL Yes Yes 4 (1) 较低的数字表明更佳的抖动性能。 © 2014 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks are the property of their respective holder

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档