TMS320vc5402 Manual中文资料.pdf

TMS320C5402 定点的数字信号信号处理机 ●具有三条 16位独立的数据总线和一条程 ●位程序编码的单指令重复和块重复操作 序总线的增强型多总线结构 ●块内存移动指令，为了更好的程序和数据 ●四十位的算术逻辑单元，包括一个40位 管理 的桶形移位器和两个独立的40位累加器 ●一个32 位长字操作数的指令 ●17*17位的并行乘法器，与40位专用的加 ●可以两个或三个操作数读的指令 法器连用，可在非流水线的单周期下完成 ●可以并行存储和并行下载的算数指令 MAC运算 ●条件存储指令 ●为加法比较选择的碟形运算的比较选择 ●快速中断返回 存储单元CSSU ●片上外设 ●指数编码器，可以在单周期内计算40位 --软件可编程等待状态发生器和可编程分 累加器中数值的指数 区切换电路 ●两个地址发生器，包括8 个辅助寄存器 --片上锁相环PLL 时钟发生器，带有内部 AR 和两个辅助寄存器算数运算单元 振荡器或用外部时钟源 ARAUs --两个多通道缓存串行口McBSP ●具有总线保持器特性的数据总线 --增强的8位并行主机接口HPI8 ●具有总线保持器特性的地址总线 （只 --两个16位的定时器 有’548和’549适用） --六通道直接内存访问控制器 ●最大可拓展8M*16 位可寻址的内部程序 ●可用IDLE1,IDLE2和IDLE3指令控制功耗，以 空间的取址模式 （只有’548和’549适用） 工作在低功耗模式下 ●最大 1M*16 位可寻址内存空间 （64K 字 ●时钟关断控制，以断开时钟输出信号CLKOUT 程序空间，64K 字数据空间和64K 字I/O 空 ●具有符合IEEE 1149.1标准的在片仿真接口 间） JTAG ●4K*16 片上ROM，可配置成程序/数据空 ●在3.3V电源(1.8V的核)下，单周期定点指令 间 执行时间为10ns,相应的CPU运行速度100MIPS ●16K*16 片上双存取的RAM ●可获得144个引脚的塑料的LQFP(PGE后缀) 和一个144个引脚的球栅格阵列 （BGA后缀） 注意：这则数据手册是用来和TMS320C5000家族功能上协调而设计的。 (下文的!XXX表示变量XXX低电平有效) 请注意一则重要的通知，关于通用性，标准授权和在德州半导体产品与出现在数据手册底部的非承认的鉴定的 应用。 描述 TMS320C5402定点的数字信号处理机（若没有特别说明以后用5402表示）是以改进型的哈 弗结构位为基础，即有一条程序总线和三条数据总线。这些处理机还提供一个高深度并行的ALU， 特殊应用的硬件逻辑单元，片上内存和外加的片上外设。这些处理机还提供高度专用化的指令集， 这些指令集是DSPs操作灵活性和速度的基础。 独立的程序和数据空间允许同时访问程序指令和数据，为高度并行提供可能。两次读操作和 一次写操作可在一个机器周期内完成。具有并行存储和特殊应用的指令可以有效地应用在这种结 构中。再者，数据可以在数据和程序空间间