HR-1DSP软件模拟器设计精品.PDFVIP

第２９卷第１１期　　　 计算机应用与软件 Ｖｏｌ２９Ｎｏ．１１ ２０１２年１１月　　 ＣｏｍｐｕｔｅｒＡｐｐｌｉｃａｔｉｏｎｓａｎｄＳｏｆｔｗａｒｅ Ｎｏｖ．２０１２ ＨＲ１ＤＳＰ软件模拟器设计 陈敏超　李笑天　郭德源　何　虎 （清华大学微电子研究所　北京 １０００８４） 摘　要　　ＨＲ１（华睿１号）是核高基重大专项中面向雷达应用的一款高性能ＤＳＰ。为了方便ＨＲ１的后续开发验证，需要一款相 应的软件模拟器进行支持。在一款周期精度的模拟器———ｇｅｍ５的基础上，设计并实现了ＨＲ１模拟器。实验结果表明该模拟器对 ＨＲ１的开发验证具有指导意义。 关键词　　ＨＲ１　ＤＳＰ　Ｇｅｍ５　模拟器 中图分类号　ＴＰ３１１．５　　　　文献标识码　Ａ ＤＯＩ：１０．３９６９／ｊ．ｉｓｓｎ．１０００３８６ｘ．２０１２．１１．０２６ ＴＨＥＤＥＳＩＧＮＯＦＳＯＦＴＷＡＲＥＳＩＭＵＬＡＴＯＲＨＲ１ＤＳＰ ＣｈｅｎＭｉｎｃｈａｏ　ＬｉＸｉａｏｔｉａｎ　ＧｕｏＤｅｙｕａｎ　ＨｅＨｕ （ＩｎｓｔｉｔｕｔｅｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，ＴｓｉｎｇｈｕａＵｎｉｖｅｒｓｉｔｙ，Ｂｅｉｊｉｎｇ１０００８４，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ　　ＨＲ１ｉｓａｈｉｇｈｐｅｒｆｏｒｍａｎｃｅＤＳＰｆｏｒｒａｄａｒａｐｐｌｉｃａｔｉｏｎｉｎｎａｔｉｏｎａｌｍａｊｏｒｓｐｅｃｉａｌｐｒｏｊｅｃｔｓｏｆｃｏｒｅｅｌｅｃｔｒｏｎｉｃｄｅｖｉｃｅｓ，ｈｉｇｈｅｎｄ ｇｅｎｅｒａｌｃｈｉｐｓａｎｄｂａｓｉｃｓｏｆｔｗａｒｅｐｒｏｄｕｃｔｓ．ＦｏｒｆａｃｉｌｉｔａｔｉｎｇｆｕｒｔｈｅｒｄｅｖｅｌｏｐｍｅｎｔａｎｄｖｅｒｉｆｉｃａｔｉｏｎｏｆＨＲ１，ａｃｏｒｒｅｓｐｏｎｄｉｎｇｓｏｆｔｗａｒｅｓｉｍｕｌａｔｏｒｉｓ ｒｅｑｕｉｒｅｄｔｏｓｕｐｐｏｒｔｉｔ．ＷｅｄｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｓｏｆｔｗａｒｅｓｉｍｕｌａｔｏｒｆｏｒＨＲ１ｂａｓｅｄｏｎａｃｙｃｌｅａｃｃｕｒａｃｙｓｉｍｕｌａｔｏｒｇｅｍ５ｉｎｔｈｉｓｐａｐｅｒ． ＥｘｐｅｒｉｍｅｎｔｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｐｒｏｐｏｓｅｄｓｉｍｕｌａｔｏｒｈａｓａｎｉｎｓｔｒｕｃｔｉｖｅｍｅａｎｉｎｇｔｏｔｈｅｄｅｖｅｌｏｐｍｅｎｔａｎｄｖｅｒｉｆｉｃａｔｉｏｎｏｆＨＲ１． Ｋｅｙｗｏｒｄｓ　　ＨＲ１　ＤＳＰ　Ｇｅｍ５　Ｓｉｍｕｌａｔｏｒ ０　引　言 在多媒体应用以及数字信号处理应用中往往有大量的指令 级并行［１］和数据访问需求：重复的数值计算、较高的内存带宽、 实时处理等。虽然有大量的通用处理器进行了适当的 ＤＳＰ扩 展，但是 ＤＳＰ处理器仍然在功耗和性价比方面占有很大的 优势［２，３］。 图１　ＨＲ１架构 ＨＲ１（华睿１号）ＤＳＰ在２００９年被列入国家“核高基”重 它的主要特点如下： 大专项，采用了ＤＳＰ和ＣＰＵ多核架构设计技术，在处理能力和 １）４发射取址译码单元，即流水线每周期获得四条指令， 能耗方面具有明显的优势。 并进行译码。译码后的指令发射到相应的５个全流水的功能 为了便于后续的开发验证，需要设计一款专用 ＨＲ１ＤＳＰ 单元。 软件模拟器。软件模拟器可以节约成本，减少开发时间。本文 ２）９级流水线，包括取指、预译码、译码、寄存器重命名、调 主要基于ｇｅｍ５模拟器，对其进行扩展设计，从而实现了 ＨＲ１ 度、发射、读寄存器、执行、提交。 ［４］ ３）支持乱序执行，但提交过程按照原来的顺序执行。 的模拟。Ｇｅｍ５ 是一款开源模拟器，它主要是由密歇根大学开 发研究的。现在已经有越来越多的公司和研究机构加入了对 ４）支持１２８位访存，虚拟地址和物理