第8篇状态机设计.pptVIP

COM1: PROCESS(STX,DATAIN,CLK) --输出控制信号的进程 VARIABLE Q2 : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN CASE STX IS WHEN st0= IF DATAIN=1 THEN Q2 :=10000; ELSE Q2:=01010; END IF; WHEN st1= IF DATAIN=0 THEN Q2 :=10111; ELSE Q2:=10100; END IF; WHEN st2= IF DATAIN=1 THEN Q2 :=10101; ELSE Q2:=10011; END IF; WHEN st3= IF DATAIN=0 THEN Q2 :=11011; ELSE Q2:=01001; END IF; WHEN st4= IF DATAIN=1 THEN Q2 :=11101; ELSE Q2:=01101; END IF; WHEN OTHERS = Q2:=00000 ; END CASE ; IF CLKEVENT AND CLK = 1 THEN Q1=Q2; END IF; END PROCESS COM1 ; Q = Q1 ; END behav; 8.3 Mealy型有限状态机设计 图8-13 例8-6状态机工作时序图 * * * 第 8 章 状态机设计 8.1 一般有限状态机设计 8.1.1 数据类型定义语句 VHDL除了一些标准的预定义类型外，如整数类型、BOOLEAN类型、STD_LOGIC等，还允许用户自定义数据类型，如枚举类型、整数类型、数组类型、记录类型、时间类型、实数类型等。 自定义数据类型是用类型定义语句TYPE和子类型定义语句SUBTYPE实现的。 TYPE语句的用法如下： TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型; 或 TYPE 数据类型名 IS 数据类型定义 ; 其中： 数据类型名：由设计者自定； 数据类型定义：描述所定义的数据类型的表达方式和表达内容； 基本数据类型：指数据类型定义中所定义的元素的基本数据类型，一般都是取已有的预定义数据类型，如BIT、STD_LOGIC、INTEGER等。 例： TYPE st1 IS ARRAY(0 TO 15) OF STD_LOGIC； TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ; 其中： 数据类型st1：是一个具有16个元素的数组型数据类型，数组中的每一个元素的数据类型都是STD_LOGIC型； 数据类型week：属于枚举类型，是由一组文字符号表示的，而其中的每一文字都代表一个具体的数值，如可令sun=“1010”。 状态机的每一状态在实际电路中是以一组触发器的当前二进制数位的组合来表示的，但设计者在状态机的设计中，为了更利于阅读、编译和优化，往往将表征每一状态的二进制数组用文字符号来代表，即所谓状态符号化。 8.1 一般有限状态机设计 TYPE m_state IS ( st0，st1，st2，st3，st4，st5 ) ; SIGNAL present_state，next_state : m_state ; TYPE BOOLEAN IS (FALSE，TRUE) ； TYPE my_logic IS ( 1 ，Z ，U ，0 ) ; SIGNAL s1 : my_logic ; s1 = Z ; SUBTYPE 子类型名 IS 基本数据类型 RANGE 约束范围; SUBTYPE digits IS INTEGER RANGE 0 to 9 ; 8.1 一般有限状态机设计 8.1.2 为什么要使用状态机 状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点； 状态机可以定义符号化枚举类型的状态； 状态机容易构成性能良好的同步时序逻辑模块； 状态机的VHDL表述丰富多样、程序层次分明，易读易懂； 在高速运算和控制方面，状态机更有其巨大的优势； 高可靠性。 8.1 一般有限状态机设计 8.1.3 一般有限状态机的设计 状态机分类 从信号输出方式分 Mealy型状态机 Moore型状态机 从结构分 单进程状态机 多进程状态机 从状态表达方式分 有符号化状态机 确定状态编码的状态机 从编码方