微机-CPU结构R11.ppt

第二章 8086/8088微处理器 §2—1 CPU常规结构 1. 微型计算机结构特点 总线结构 内部总线：将IC内部各功能模块连接起来。 系统总线：将CPU、RAM、I/O接口等部件连接起来。 外总线：将计算机与计算机、计算机与外设等连接起来。 系统总线组成 三总线结构：数据总线DB,地址总线AB,控制总线CB 总线结构优点：简化系统结构;简化软硬件设计;便于系统扩充和更新。 三态器件：高电平,低电平,高阻态(OE=1或CS=1) §2—1 CPU常规结构 1. 微型计算机结构特点 缓冲器：协调不同器件数据处理速率速度差异的装置 短时控制输出状态(几个时钟周期),控制发送时刻,等待数据到齐。 开通时输出随输入改变而改变。 锁存器：把信号暂存以维持某种电平状态的装置 输出端保持某一时刻（锁存信号）输入端的状态，使输出不再随输入改变而改变，除非重新给锁存信号。 缓冲/锁存器(电子开关)还用于提高器件驱动能力 8282(8位带锁存单向缓冲器，地址锁存器) 8286(8位双向缓冲器，数据收发器) 器件引脚代号上加横线表示此代号意义信号低电平有效。 存储器(内存)：以字节为最小单元，每单元有唯一编号(地址)，地址是一维线形结构。 2. 常规CPU结构 CPU工作原理——正常情况下，按程序在内存中的存放顺序执行程序，在程序控制下工作。 算术逻辑部件ALU——运算器件 有两个输入端口，一个输出端口，以及控制端口； 输入数据来自寄存器或CPU内部总线； 一个CPU内可有多个ALU。 寄存器——用于临时存放CPU所处理的数据、运行状态和控制信息 通用寄存器：字节或字，每个都有编号，可被编程，与CPU指令系统密不可分，速度与CPU一致，数量不多（8~32word）。 指令通用寄存器：IR，存放正在或将要执行的指令(队列)，一般不能被编程(除非程序转向)。 程序计数器：PC或IP，始终指向下一条即将被执行指令在内存中的地址。随指令的执行自动递增，一般不能被编程(除非程序转向)。 状态寄存器：PSW或FLAG，存放CPU运行时表现出的重要状态(运算操作生成的)；设置控制CPU运行状态的标志。如：结果为0、进位、溢出、中断允许、奇偶等。 控制器——CPU内部工作控制中心，完成由程序到电路运作的转换，对编程者不可见。 总线接口部件(BIU)——CPU与计算机系统总线间的连接部件 负责CPU与内存、I/O设备等间数据（数据、地址、控制型号）交换，一般对编程者不可见。 §2—2 8086/8088CPU结构 16位处理器，外部数据总线16/8线，地址总线20线； 40脚，DIP(双列直插)封装，5VDC供电，主频5MHz。 1. 引脚特性 2. 8086/8088内部结构 EU(Execution Unit)+BIU(Bus Interface Unit) 两功能部分 EU 负责指令执行，从BIU获取数据(指令和操作数) 4个数据寄存器：16位AX,BX,CX,DX(8位AH,AL,BH,BL等) 4个专用寄存器：16位SP,BP,DI,SI一般存放地址信息 FR：16位条件和控制标志(CF,PF,AF,ZF,SF,OF,TF,IF,DF) ALU：AX(AL) EU控制器：取指令,译码,产生控制信号 BIU 总体上受EU控制 指令队列：6字节(8088仅4字节)，先进先出，跳转时自动清零。 地址加法器：20位 4个段寄存器：16位CS,DS,SS,ES IP(Instruction Pointer)：指令指针，下一条指令的存储位置。 总线控制逻辑(电路)：实现分时传送地址;数据;状态 3. EU和BIU流水线工作关系（取指管理） ①指令队列有2字节空BIU就自动取指令； ②当前取指令过程结束才响应EU传送数据请求； ③指令队列满且EU又无传送数据请求时，BIU空闲等待； ④指令不按顺序执行时,自动清空指令队列然后重新装填 4. CPU初始状态 上电（复位）后除CS＝0FFFFH外，其它寄存器的内容都为0。 5. 最小工作模式（MN/MX=+5VDC） 最小工作模式时8086/8088是计算机系统的唯一CPU，总线几乎都由它控制，所组成的系统结构最简单。 8086+8284A(时钟)+3?8282(地址锁存)+2?8286(数据缓冲)+若干2164A(存储器)+8259A+8255+8253 6. 8086/8088的存储器管理 存储器寻址空间：220字节（1MB）,物理空间。 物理地址(PA)：20位无符号二进制数00000H~FFFFFH(地址总线上数据） 6.1 8086/8088系统数据存储规则 ①一字节一个存储单元一个地址； ②一个字占两个存储单元，低字节（低8位）在低地址单元，高字节在高地址单元； ③以低字节所在单元的地址为该字的寻