W25Q128BV中文版.pdfVIP

1,描述 串行 flash 存储器 W25Q128BV 为那些对空间大小，引脚数，功耗有限制的系统提供了 一个存储解决方案。25Q 系列的灵活性和性能比一般的串行 flash 设备要高。利用串行 FLASH 可以实现代码映射到 RAM ，直接通过 DUAL/QUAD SPI 方式来执行代码，存储 声音，文本，数据。W25Q128BV 供电范围为 2.7——3.6V，在激活状态下电流功耗低到4MA ， 睡眠状态下则降低到 1UA。所有的25Q 系列都提供节省空间的封装。 W25Q128BV 由65536 可编程的页组成的，每页有 256 个字节。一次最多可以写 256 个 字节。可以一次擦除 16 页（4KB sector erase ），128 页（32KB block erase ）,256 页(64KB block erase),或者擦除一整片。W25Q128BV 有 4096 个可擦除的扇区，256 可擦除的块。4KB 的 扇区对于数据和参数存储有更高的灵活性。 W25Q128BV 支持标准 SPI 接口，以及更高性能的 DUAL/QUAD SPI ，对应的管脚为 时钟，片选，（I/O0 ）DI ，（I/O1 ）DO ，I/O2 （/WP ），I/O3 （/HOLD ）。SPI 时钟可以达到 104MHz， 在 DUAL 使用快速读时就相当于 208MHz ，在 QUAD 使用快速读时相当于 320MHz 。这个 传输速率比一般的异步 8 位，16 位并行 FLASH 存储器要快。连续读模式访问存储器的效 率很高，只要 8 个时钟的指令开销就可以读 24 位地址的数据，这样就可以实现 XIP 。 HOLD ，WP 管脚，可编程的写保护，可分为顶部，底部，整个存储器。这些提供了更 灵活的控制。一般地，W25Q128BV 支持 JEDEC 标准，一个 64 位的独立串行数字，包含制 造商和芯片 ID 。 6 ．管脚描述 6.1 ，封装类型 W25Q128BV 有 8x6 mm 的 WSON （封装代码为E ），300mil 的 SOIC(封装代码为 F) ，封装的细节在数据手册的最后。 6.2 ，片选信号（/CS ） SPI 的片选信号可以使能和禁止芯片的操作。当/CS 管脚为高电平时，芯片处在不 选择的状态，此时串行数据输出管脚都处在高阻态。当芯片处在不选中的状态，芯 片的功耗将处在待机状态的功耗，除非内部的擦写，编程，写寄存器周期还在进行。 当/CS 低电平时，芯片被选择，功耗处在激活状态下的功耗，这时可以进行相应的 读写与擦除。上电后，在指令接受之前，/CS 必须从高到低。上电后，/CS 管脚必须 跟踪 VCC ，所以在/CS 管脚上加一个上拉电阻比较好。 6.3 ，串行数据输入，输出，IO 口 W25Q128BV 支持标准的 SPI，DUAL SPI ，QUAD SPI 操作。标准的 SPI 指令使用 单向的 DI 管脚在时钟的上升沿进行传输串行写指令，地址，数据到芯片上。也使 用单向的 DO 管脚在时钟的下降沿从芯片上读数据，读寄存器的值。 DUAL 和 QUAD SPI 指令使用双向的 IO 管脚，在时钟的上升沿写指令，地址，数 据到芯片上，在时钟的下降沿从芯片上读取数据，寄存器值。QUAD SPI 指令的使 用必须把状态寄存器 2 中的非易失性的QUAD 使能位置位。QE = 1 ，/WP ，/HOLD 管脚依次变为 IO2 ，IO3 。 6.4 ，写保护（/WP ） 小至 4KB ，大至整个芯片能被硬件保护。/WP 是 结合 SRBP 和 SRP 这两个寄存器， 低电平有效。当寄存器 SR2 中的QE 位，被置 1 时，这