第四章 8088总线与时序b.pptVIP

第四章8086/8088 的总线和时序;第4章： 8086/8088 的总线和时序;4.1 8088的引脚信号和总线形成;4.1.1 8088的两种组态模式;4.1.1 8088的两种组态模式（续）;第4章：8088的引脚图;第4章：4.1.2 最小组态的引脚信号;第4章：1. 数据和地址引脚;第4章：1. 数据和地址引脚（续1）;第4章：1. 数据和地址引脚（续2）;第4章：2. 读写控制引脚;第4章：2. 读写控制引脚（续1）;第4章：2. 读写控制引脚（续2）;第4章：2. 读写控制引脚（续3）;第4章：2. 读写控制引脚（续4）;第4章：2. 读写控制引脚（续5）;第4章：2. 读写控制引脚（续6）;第4章：3. 中断请求和响应引脚;第4章：3. 中断请求和响应引脚（续1）;第4章：3. 中断请求和响应引脚（续2）;第4章：4. 总线请求和响应引脚;第4章：4. 总线请求和响应引脚（续1）;第4章：5. 其它引脚;第4章：5. 其它引脚（续1）;第4章：5. 其它引脚（续2）;第4章：5. 其它引脚（续3）;第4章：“引脚” 小结;4.1.3 最大组态特有的引脚信号;4.1.3 最大组态特有的引脚信号（续）;4.1.3 最大组态特有的引脚信号（续）;4.1.3 最大组态特有的引脚信号（续）;第4章：4.1.4 8086与8088的区别;4.1.4 8086与8088的区别（续）;第4章：“引脚”提问;第4章：4.2 8088的CPU系统.2.1 最小组态的8088CPU系统;第4章：补充：三态门和D触发器;第4章：三态缓冲器（三态门）;第4章：双向三态缓冲器;第4章：Intel 8286;第4章：双向总线驱动器 74LS245;第4章：D触发器;第4章：常用集成电路芯片 74LS273;第4章：三态缓冲锁存器（三态锁存器）;第4章：Intel 8282;第4章：地址锁存器 74LS373;第4章：时钟发生器8284A;第4章：时钟发生器8284A（续）;第4章：时钟发生器8284A（续）;第4章：时钟发生器8284A（续）;第4章：4.2.2 最小组态的总线形成;第4章：1. 20位地址总线的形成;第4章：2. 8位数据总线的形成;第4章：3. 系统控制信号的形成;第4章：4.2.3 最大组态的8088CPU系统;补充：总线控制器8288;总线控制器8288（续）;总线控制器8288（续）;总线控制器8288（续）;中断控制器8259;第4章：4.3 8088的总线时序;第4章：4.3 8088的总线时序（续1）;第4章：4.3 8088的总线时序（续2）;第4章：4.3 8088的总线时序（续3）;第4章：4.3 8088的总线时序（续4）;第4章???4.3.1 最小组态的8088总线时序;1、存储器写总线周期;2、I/O写总线周期;3、存储器读总线周期;4、I/O读总线周期;第4章：等待状态Tw;5、中断响应周期;6、进入和退出保持状态的时序;7、系统复位;7、系统复位（续）;第4章： 4.3.2 最大组态的8088总线时序1、8088最大组态下存储器读周期时序;2、8088最大组态下存储器写周期时序;3、8088最大组态下I/O读和I/O写的时序;1. 了解8088的两种组态形式 2. 掌握最大/最小组态下的 引脚定义、总线形成和总线时序 ;第4章：什么是分时复用？;第4章：基本控制信号的组合方法;第4章：最小组态总线形成（Intel 产品手册推荐电路）;第4章：周期介绍;第4章：等待状态Tw的插入;第4章：PC机上的总线