usbblaster制作.docxVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
usbblaster制作

USB Blaster制作最近公司的blaster总是不好使用,估计也是山寨的,上网一看价格一百多能开发票的都两百多,觉得这个东西早就开源了,做一个也就这个价钱,所以决定做一个。使用的也是稳定的方案CPLD+FT245.下载下来FT245BM的手册按照datasheet的推荐接法连接,CPLD从altera官网下载手册,让人感觉不舒服的就是在网站上找了半天居然没有MAX3000A的原理图库也没有封装图只能自己画,还好cadence画这个很快。CPLD的I/O输出是3.3V为了能给2.5V或者其他电压的FPGA下载程序必须加上电平转换芯片,JTAG的电平转换芯片使用的是低电压的74LV245,下载3.3和2.5V的器件是没有问题的,看手册上说最低可以工作在1.2V,具体倒是没有试过。下面就是原理图。在公司还有一个方的地方就是使用cadence不用做封装库直接从公司的库里面找封装就行,当时在学校刚开始学cadence的时候最发愁的就是建封装了。不过学会了之后就觉得简单了。下面是pcb文件。为了省钱pcb的尺寸是5*5CM的这个尺寸好几个厂家都是50元作10块的有一个是深圳嘉力创还有一个是捷易顺,我选的是第二家因为他家的黑色阻焊不需要多加钱。第一家需要加钱。算上邮费也刚72块钱还是很便宜的。而且一周就可以拿到货了。下面是生产回来的pcb。生产回来之后立刻用中午休息的一个小时焊接了两块出来,测量没有短路之后插上usb,测量电压发现4V多,立马断开了检查问题,找来找去发现是FT245的1脚被我删掉了,虽然焊接的时候对了一下但是给搞错了。用烙铁拆下来有焊接了回去,插上usb电压正常了,整个板子就这个芯片贵,最后还好没坏,真是万幸。用另一个下载器把CPLD程序下载进去,程序稍稍做了一下改动正常插上usb的时候指示灯是不亮的,只有当下载程序的时候是亮的,我给她做了个反向让他插上的 时候是亮的下载的时候是不亮的正好可以当作电源指示。程序在最后面。程序下载完成之后就需要烧写FT245的eeprom了,使用的是MProg3.0.软件,打开软件首先要干的就是扫描设备,如下图在最下面会显示没有烧写EEPRom的设备。我的都已经写完了。所以显示的就不一样。烧写的配置信息在下面。最后点编程就ok了。如果需要资料可以加qq:1073743062 索取。LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;ENTITY ub ISPORT(CLK : IN STD_LOGIC; -- external 24/25 MHz oscillatornRXF : IN STD_LOGIC; -- FT245BM nRXFnTXE : IN STD_LOGIC; -- FT245BM nTXEB_TDO : IN STD_LOGIC; -- JTAG input: TDO, AS/PS input: CONF_DONEB_ASDO : IN STD_LOGIC; -- AS input: DATAOUT, PS input: nSTATUSB_TCK : BUFFER STD_LOGIC; -- JTAG output: TCK to chain, AS/PS DCLKB_TMS : BUFFER STD_LOGIC; -- JTAG output: TMS to chain, AS/PS nCONFIGB_NCE : BUFFER STD_LOGIC; -- AS output: nCEB_NCS : BUFFER STD_LOGIC; -- AS output: nCSB_TDI : BUFFER STD_LOGIC; -- JTAG output: TDI to chain, AS: ASDI, PS: DATA0B_OE : BUFFER STD_LOGIC; -- LED output/output driver enable nRD : OUT STD_LOGIC; -- FT245BM nRDWR : OUT STD_LOGIC; -- FT245BM WRD : INOUT STD_LOGIC_VECTOR(7 downto 0) -- FT245BM D[7..0]);END ub;ARCHITECTURE spec OF ub IS-- There are exactly 16 states. If this is encoded using 4 bits, there will-- be no unknown/undefined state. The host w

文档评论(0)

almm118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档