- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PCI数据采集卡
PCI数据采集卡 所在: 题 目: 作 者:方 威 二零一年月 摘要 ISA总线接口连接方式传输数据信息,但由于ISA总线传输速率低.易造成瓶颈效应.而PCI总线独立于处理器,传输速度快等诸多的优点,已是Pc机主板配置的主流。研究的主要任务是把ISA接口的采集卡改成PCI接口的采集卡,取代一些元器件,精简了电路。本设计有32路模拟输入、32路数字输入、16路数字输出、16路模拟输出,并且4路可程控增益。同时板卡上采用FPGA技术,取代一些元器件,精简了电路。 关键词:数据采集 FPGA 1引言 CPU运行速度的提高、多处理器结构的出现、高速缓冲存储器的广泛采用等,都要求有高速的总线来传输数据,从而出现了多总线结构。多总线结构是指CPU与存储器、z/o等设备之间有两种以上的总线,这样可以将慢速的设备和快速的设备挂在不同的总线上,减少总线竞争现像,使系统的效率大大提高。在多总线结构中,局部总线的发展令人瞩目。局部总线是指来自处理器的延伸线路。与处理器同步操作的PCI是先进的高性能局部总线,可同时支持多组外围设备,支持64位数据传送,多总线主控和线性突发方式,其数据的传输搴为133MB/s。本文研究的是基于PCI的数据采集卡,所谓的数据采集是指将温度、压力、流量、位移等模拟量采集、转化成数字量后,再由计算机进行存贮、处理、显示或打印的过程。相应的系统称为数据采集系统。数据采集系统性能的好坏,主要取决于它的精度和速度。在保证精度的条件下,应用尽可能高的采集速度,以满足实时采集、实时处理和实时控制对速度的要求。 2方案设计 2.1总体方案描述 本系统包括 图2-1总体方案 3硬件系统设计 3.1 PCI应用系统中,如果某设备取得了总线控制权,就称其为主设备;而被主设备选中以进行通信的设备称为从设备或目标节点。对于相应的接口信号线,通常分为必备的和可选的两大类,为了进行数据处理、寻址、接口控制、仲裁等系统功能, PCI接口要求作为目标的设备至少需要47条引脚,若作为主设备则需要49条引脚。下面对主设备与目标设备综合考虑,并按功能分组将这些信号表示在图3-1中。其中,必要的引脚在左边,任选的引脚在右边。 图-1PCI接口定义 基于上述原理,设计PCI接口与FPGA硬件连接,由于本系统不算大,因此不需要32位那么宽的数据位,因此本设计为8位数据总线。设计原理图如图3-2所示。 图-2 PCI接口与FPGA连接图 3.2 FPGA系统 FPGA系统由程序下载电路,电源电路,时钟电路,配置芯片以及FPGA芯片组成,其硬件连接如图3-3所示。其中U4为3.3V稳压芯片,将PCI提供的5V电压稳成3.3V给FPGAI/O口供电。U3为1.2V稳压芯片,将3.3V电压稳成1.2V给FPGA内核供电。U2为EPCS配置芯片,保存程序。U1为FPGA芯片。选用altera的EP2C8Q208C8N。X1为外置100M有源晶振,给FPGA提供时钟。J1和J2分别为JTAG和AS程序下载接口。 图3-3.3 32路数字量输入 数字输入,通过光耦隔离后直接通过FPGA的32个I/O接口接收数字量,光耦选择TLP512-4,内置4路线性光耦,也可以用于数字量隔离。32路数字量共需8片。其电路图如图3-4所示。其中P5为数字量输入接口。 图3-3.4 16路数字量输出 16路数字量直接由FPGA16个I/O口产生,通过 图3-3.6 32路模拟量输入 模拟输入通过线性光耦隔离后,通过AD转换成数字量送入FPGA。由于路数太多,不可能用32个AD,因此选用4片CD4051多路选择开关,将32路选择成4个8选1,因此需要4个CD4051,4个AD转换器。AD选择ADS7822,12位高精度AD转换器,采用串行接口,占用FPGA I/O口少。光耦选择TLP512-4,内置4路线性光耦,可以用于模拟量隔离。32路数字量共需8片。其电路图如图3-6所示。其中P4为模拟量输入接口。 图3-3.6 16路模拟输出 模拟输出采用AD产生模拟量,并通过CD4015转换为8路,再通过电压保持器保持电压。要输出十六路,需要两片CD4051,16片LF398电压保持器。DA选用TLV5618,TLV5618是12位高精度DA,有两路输出,采用串行通信,可节约FPGA I/O口。16路模拟输出中有4路是程控增益,因此还需要程控增益运放。本设计采用THS7002,THS7002是双通道数字可控增益运放,因此需要2片。其电路图如图3-7(a)(b)(c)所示。其中P6为模拟量输出接口。 (a) DA及CD4051电路 (b) 1
文档评论(0)