FPGA习题.docVIP

1、触发器的复位信号描述 同步复位：在只有以时钟为敏感信号的进程中定义。同步复位就是指复位信号只有在时钟上升沿到来时，才能有效。否则，无法完成对系统的复位工作Begin If(clock’event and clk=’1’) If(reset_condition)then Signal_out=reset_value; Else Signal_out=signal_in; ;;; End if; End if; End process; 异步复位：进程的敏感信号表中除时钟信号外，还有复位信号, 它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位,clock_signal) Begin If(reset_signal)then Signal_out=reset_value; Elsif(clock_signal)then Signal_out=signal_in; ;;; End if; End process; 2、常用时序电路设计 触发器 D触发器 Library ieee; Use ieee.std_logic_1164.all; Entity dff1 is Port(d,clk:in std_logic; q:out std_logic); end dff1; architecture rtl of dff1 is Begin Prpcess(clk) Begin If (clk’event and clk=’1’) then q=d; end if; end process; end rtl; 3、异步置位、复位D触发器 同步置位/清零是指只有在时钟的有效跳变时刻置位/清零，才能使触发器的输出分别转换为1或0。异步置位/清零是与时钟无关的，当异步置位/清零信号到来时，触发器的输出立即被置为1或0，不需要等到时钟沿到来才置位/清零。Library ieee; Use ieee.std_logic_1164.all; Entity dff3 is Port(d,clk，clr,reset:in std_logic; q:out std_logic); end dff3; architecture rtl of dff3 is Begin Prpcess(clk,reset,clr) Begin If(reset=’0’)then q=’1’; Elsif(clr=’0’) then q=’0’; If (clk’event and clk=’1’) then q=d; end if; end process; end rtl; 4、同步复位D触发器 Use ieee.std_logic_1164.all; Entity dff4 is Port(d,clk，clr:in std_logic; q:out std_logic); end dff4; architecture rtl of dff4 is Begin Prpcess(clk,reset,clr) Begin if (clk’event and clk=’1’) then if(clr=’1’) then q=’0’; else q=d; end if; end process; end rtl; 5、异步置位的锁存器(一个边沿触发，一个电平触发Library ieee; Use ieee.std_logic_1164.all; Entity latch is Port(gate,data,set:in std_logic; q:out std_logic); end latch; architecture rtl of latch is Begin Prpcess(gate,data,set) Begin If(set=’0’)then q=’1’; elsif(gate=’1’)then q=data; end if; end process; end rtl; 6、T触发器 Library ieee; Use ieee.std_logic_1164.all; Entity t_ff is Port(t,clk:in std_logic; q:buffer std_logic); end t_ff; architecture rtl of t_ff is Begin Prpcess(clk) Begin if (clk’event and clk=’1’) then q=not q; end if; end process; end rtl; 7、RS触发器 Library ieee; Use ieee.std_logic_1164.all; Entity rs_ff is