Virtex-II系列FPGA资料.docVIP

Virtex-II系列FPGA 资料该学会看英文资料。不过这么急，贴点内容给你应应急。（更详细的内容自己看E文资料）Virtex-II系列FPGA是Xilinx第一代平台FPGA解决方案，它较其他公司的同类产品早投入市场达半年之久。Virtex-II系列产品采用先进的 0.15μm/0.12μm CMOS 8层金属混合工艺设计，内核电压为1.5V，根据输入输出参考电压的不同设计可支持多种接口标准，内部时钟频率可达420MHZ，被认为是高速低耗的最理想设计。Virtex-II系列产品的主要技术指标和选型指南参见第一章中1.4.1节。Virtex-II系列产品与Xilinx公司以前推出的FPGA产品比较，如Virtex和Virtex-E系列， 其内部结构有了较大的改进，这些主要包括：（1）Virtex-II内部的CLB模块含有4个Sclice，从而提高了Virtex-II系列产品的逻辑容量和资源利用率。（2）Virtex-II内嵌专用硬件乘法电路，从而提高了Virtex-II系列产品进行数字信号处理的速度，也为MicroBlaze处理器内核的ALU单元增加了乘法模块。（3）Virtex-II内嵌更大容量的Block RAM，它可配置为RAM、双端口RAM和FIFO等，适应当前设计对大容量片内存储的要求。（4）Virtex-II将DLL改为数字时钟管理模块（DCM，Digital Clock Manager），从而提供比DLL更加灵活的时钟解决方案。（5）Virtex-II支持比Spartan系列更多的I/O接口标准，主要包括：LDT-25, LDT-25, LVPECL-33, LVDS-33, LVDS-25,LVDSEXT-33, LVDSEXT-25,BLVDS-25, ULVDS-25,LVTTL, LVCMOS33,LVCMOS25, LVCMOS18,LVCMOS15, PCI33, PCI66,PCI-X, GTL, GTL+, HSTL I,HSTL II, HSTL III, HSTL IV,SSTL2I, SSTL2II, SSTL3 I,SSTL3 II, AGP和 AGP-2X。（6）Virtex-II采用数控阻抗匹配技术（DCI，Digital Controlled Impedance），从而减小因阻抗匹配问题而造成的系统不稳定，并减小PCB因终端匹配电阻导致的复杂性。（7）Virtex-II内部含有更加丰富的布线资源，从而保证FPGA资源的最大利用率。（8）Virtex-II支持配置数据的三重加密，从而最大限度保护设计者的支持产权。Xilinx公司2004年初宣布，其Virtex-II系列FPGA产品，创造了单个季度1亿美元的营收记录，推出以来累计营收已经达到5亿美元。Xilinx Virtex、Virtex-E和Virtex-II、Virtex-II Pro以及必威体育精装版推出的Virtex-II Pro X系列FPGA，采用一脉相承、逐渐演进的FPGA架构，实现了在蜂窝基站、高端网络与存储设备、广播视频以及测试和测量设备以及航空航天设备中的许多前沿应用。Vitex-II系列FPGA的内部结构如图2-2所示，它主要由可配置逻辑（CLB）、用户可编程I/O（IOB）、BlockRAM、数字时钟管理模块（DCM）、数字阻抗匹配模块（DCI）和硬件乘法器等组成。其中CLB用于实现FPGA的绝大部分逻辑功能；IOB用于提供封装管脚与内部逻辑之间的接口；BlockRAM用于实现FPGA内部的随机存取，它可配置为RAM、双口RAM、FIFO等随机存储器；DCM用于提供灵活的时钟管理功能；硬件乘法器用于提高FPGA的数字信号处理能力。2.1.2.1 CLB在Virtex-II系列FPGA中，CLB模块由4个相同的Slice和附加逻辑电路构成，用于实现组合逻辑和复杂时序逻辑。Slice的结构如图2-3所示，每个Slice由两个4输入函数发生器＝进位逻辑、算数逻辑、存储逻辑和函数复用选择器组成。算数逻辑包括1个异或门（XORG）、1个专用与门（MULTAND），异或门可以实现两个Slice的2bit全加操作，专用与门可用于提高乘法器的效率。进位逻辑有专用进位信号和函数复用发生器（MUXC）组成，共同实现快速的算数加减法操作。在CLB模块中：4输入函数发生器可以用于实现4输入LUT、分布式RAM或16bit移位寄存器；存储逻辑可配置为D触发器或锁存器；进位逻辑包括两条快速进位链，用于提高CLB模块的处理速度；算数逻辑包括一个异或门和一个用于加速乘法运算的专用与门。在Virtex-II系列产品中，每个CLB模块既可以配置为分布式RAM，也可以配置为分布式ROM，分布式ROM可以通过设置初始化数据来