TMS320C5000系列DSP性能介.docxVIP

TMS320C5000系列DSP性能介绍　　TMS320C5000——低功耗高性能DSP，16位定点，速度40～200MIPS。主要用途是有线和无线通信、IP、便携式信息系统、寻呼机、助听器等。　　目前’C5000系列中又有三种新成员，一种是’C5402，这是廉价型的DSP，目标价格是每片5美元（50K批量），速度保持100MIPS，片内存储空间稍小一些，RAM为16K、ROM为4K。主要应用对象是无线Modem、新一代PDA、网络电话和其它电话系统以及消费类电子产品。　　第二种是’C5420，它拥有两个DSP核，速度达到200MIPS，200K片内RAM，功耗0.32mA/MIPS，200MIPS全速工作时不超过120mW，为业内功耗最低的DSP。’C5420是当今集成度最高的定点DSP，适合于做多通道基站、服务器、Modem和电话系统等要求高性能、低功耗、小尺寸的场合。　　第三种是’C5416，它是TI公司0.15μm器件中的第一款，速度为160MIPS，有三个多通道缓冲串行口（McBSPs），能够直接与T1或E1线路联接，不需要外部逻辑电路，有128K片内RAM。应用对象是VoIP、通信服务器、PBX（专用小交换机）和计算机电话系统等。?　　TMS320系列的同一代芯片具有相同的CPU结构，但根据市场的不同需要，形成新的存储器与外设的不同组合，产生了多种派生器件。　　TMS320C54x关键特性　　图2是C54x功能结构图，它的主要性能如下：???? ⒈ CPU　　中央处理器（Central Processing Unit）的缩写，即CPU，CPU是电脑中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。CPU的主要运作原理，不论其外观，都是执行储存于被称为程式里的一系列指令。在此讨论的是遵循普遍的架构设计的装置。程式以一系列数字储存在电脑记忆体中。差不多所有的CPU的运作原理可分为四个阶段：提取（Fetch）、解码（Decode）、执行（Execute）和写回（Writeback）。　　先进的多总线结构：一组程序总线（PAB、PB），三组数据总线（CAB、CB，DAB、DB，EAB、EB）　　40位的数学逻辑单元（ALU）：包括40位的桶形移位寄存器和两个独立的40位累加器　　17 17位并行乘法器和40位专用加法器，单周期完成乘法/累加（MAC）　　适于Viterbi运算的比较、选择、存储单元（CSSU）　　指数编码器，可在单周期内计算（40位）累加器中数值的指数　　两个地址产生器，包括八个辅助寄存器和两个的算术单元　　⒉存储器　　可寻址存储空间达192K字（程序、数据及I/O各64 64bit），C548还可扩展程序存储器（8兆字）　　典型C5400芯片存储器　　⒊片内外设　　软件可编程等待状态产生器　　可编程的块交换　　片内锁相环时钟产生器　　禁止外部总线的控制机制　　⒋指令集　　重复单条指令与重复指令块　　存储器块移动指令　　32位数运算指令　　可同时读取2或3个操作数的指令　　具有并行保存和并行加载的算术指令　　条件保存指令　　⒌功耗控制　　IDLE1、IDLE2和IDLE3指令可控制其进入降功耗模式　　可控制是否输出CLKOUT信号　　⒍ IEEE标准的1149.1边界扫描逻辑接口　　?? TMS320C54x结构概述　　C54x由中央处理器CPU、存储器和片内外设组成，采用哈佛结构，有独立的程序空间、数据空间和I/O空间。图3是C54x的内部硬件框图。　　对所有的C54x器件来说，图中下半部所示的中央处理单元（CPU）是通用的。　　总线结构　　?　　C54x 包括8 条16 比特宽度的总线，其中：　　一条程序总线（PB）　　三条数据总线（CB、DB、EB）　　四条地址总线（PAB CAB DAB EAB）??　　ALU：算术逻辑运算单元　　主要由40位ALU和两个40位累加器（ACCA和ACCB）组成，如图4所示。　　ALU和两个累加器用来完成40位二进制补码的算术运算，也能完成布尔运算。当状态寄存储器ST1的C16位置1时，可做两个16位ALU，同时完成两个16位运算。　　输入：　　16位立即数；　　来自数据存储器的16位数；　　来自暂存器T的16位数；　　来自数据存储器读出的两个16位数；　　来自数据存储器读出的一个32位数；　　来自累加器（A和B）的40位数；??　　输出：ALU的40位输出被送往累加器A或B。??　　桶形移位器：将输入数据左移0～31位或右移0～16位，经常用作数字定标、位提取、扩展算术和溢出保护等操作。输入40位：来自累加器或经DB、CB的数据存储器；　　输出40位：连到AL