八进制七段显示译码器设计Read.PDFVIP

第 26 卷 第 6 期 凯里学院学报 Vol . 26 No . 6 2008 年 12 月 J ournal of Kaili U niver sit y Dec . 2008 八进制七段显示译码器设计 龙立钦 (贵州电子信息职业技术学院 ,贵州 凯里 556000) 摘 　要 :八进制七段显示译码器设计 ,是电子类中、高职学生学习《数字电路技术》进行课程设计 的一个非常好的课题. 本文从设计方法 、设计技巧 、电路连接方法及注意事项等方面 ,作较为详实 的叙述. 关键词 :组合逻辑电路 ;双与非门;七段数码显示 中图分类号 : TN 43 1. 2 　文献标识码 :A 　文章编号 :1673 9329 (2008) 06 0033 03 　　《数字电路技术》的组合逻辑电路设计[ 1 ]72 ,是 驱动信号 a , b, c , d , e , f , g 高电平有效 ,如图 1 学生学习本课程必需掌握的内容. 利用 74L S00 集 所示. 成 4 2 输入与非门进行八进制七段显示译码器设 2 . 根据所要实现的逻辑功能列真值表 ,将输入 计 ,是一个难度适中 , 设计方式多样化 ,可操作性 变量可能出现的所有取值情况和与之对应的输出 强 ,利于提高设计技巧 、绘图布局水平和实际动手 变量的值一一列出 ,如表 1 所示的真值表. 能力 , 同时成本较低易于实现. 表 1 　八进制显示译码器真值表 1 　设计思路 输 　入 输 　出 显示 利用两输入 T TL 与非门实现该逻辑 电路设 A B C a b c d e f g 字形 计 ,且全电路使用的门电路数 目不得超过 2 1 个 ,也 0 0 0 1 1 1 1 1 1 0 0 即是要将电路转化成与非 与非式[ 1 ]22 ,且每 1 个 0 0 1 0 1 1 0 0 0 0 1 与非门只有两个输入端子 ,并且限制所使用的与非 0 1 0 1 1 0 1 1 0 1 2 0 1 1 1 1 1 1 0 0 1 3 门的总数不超过 2 1 个. 这就要求设计者不但要掌 1 0 0 0 1 1 0 0 1 1 4 握组合逻辑电路的设计方法 ,还要熟悉组合逻辑的 1 0 1 1 0 1 1 0 1 1 5 化简技巧. 1 1 0 1 0 1 1 1 1 1 6 1 1 1 1 1