实验六 二选一数据选择器VHDL设计课件.pptVIP

*;*;一） 结构体;VHDL结构体术语;结构体结构图;实体和结构体之间的关系;结构体三种描述方法;结构体－－行为描述;Behavior Process描述;结构体－－数据流描述;architecture one of mux21 is begin y=(a and (not s) ) or (b and s); end one;;结构体－－结构化描述;architecture one of mux21 is signal d,e:bit; begin d=a and (not s); e=b and s; y=d or e; end one; ;三种描述方式的比较;二） 数据对象（data objects） ;Constant width: integer := 7; Constant Vcc: REAL:=5.0; Constant D: Std_Logic_Vector(3 Downto 0):= ”0000”; 不能在程序中改变； 增强程序的可读性，便于修改程序； 常量的使用范围取决于其定义位置，可在Library、Entity、Architecture、Process中进行定义，其有效范围也相应限定。;2、 变量 ;变量赋值;3、信号;信号赋值;信号、变量、常量对比;（五）、适用范围;能进行逻辑运算的数据类型： bit、bit_vector、boolean、 std_logic、std_logic_vector;注意，逻辑运算符的左右两边以及代入的信号的数据类型必须是相同的。当一个语句中存在多个逻辑表达式时，除了NOT运算符，其他6种运算符没有优先级之分，在设计中应注意根据实际逻辑表达式设置括号。 逻辑运算符应用举例 y=a XOR b; --逻辑表达式 y=a⊕b y=a AND b AND c AND d; --逻辑表达式 y=a·b·c·d y=(a OR b) AND (c OR d); --逻辑表达式 y=(a+b)·(c+d) ;2、关系运算符;3、算术运算符;4、并置运算符;5、移位运算符;移位运算符操作示意图;移位运算符应用举例： ? A〈=0101; B〈=A SLL 1; --B=1010 C〈=A SRL 1; --C=0010 D〈=A SLA 1; --D=1011 E〈=A SRA 1; --E=0010 F〈=A ROL 1; --F=1010 G〈=A ROR 1; --G=1010 ;★数据类型必须一致 ★表达式中有多个运算符时一般要加括号，但and、or等除外; signal d1,d2,s : integer; SIGNAL a ，b，c : STD_LOGIC_VECTOR (3 DOWNTO 0) ； SIGNAL d，e，f，g : STD_LOGIC_VECTOR (1 DOWNTO 0) ； SIGNAL h，i，j，k : STD_LOGIC ； SIGNAL l，m，n，o，p : BOOLEAN ； ... s=a and b; -- integer 不能进行逻辑运算 a=b AND c; -- a、b、c的数据类型同属4位长的位矢量 d=e OR f OR g ; -- 两个操作符OR相同，不需括号 h=(i NAND j)NAND k ； -- NAND必须加括号 l=(m XOR n)AND(o XOR p); -- 操作符不同，必须加括号 h=i AND j AND k ; -- 两个操作符都是AND，不必加括号 h=i AND j OR k ; -- 两个操作符不同，未加括号，表达错误 a=b AND e ; -- 操作数b与e的位矢长度不一致，表达错误 h=i OR l ; -- 数据类型不同，表达错误。;【例1】 ENTITY mux21a IS PORT( a, b : IN BIT ; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ;;【例2】 ENTITY mux21a IS PORT ( a, b : IN BIT;