DSP技术与应用(第三版)2复习考试.docVIP

DSP芯片的结构特点有哪些，如何分类 特点：1、改进型的哈佛结构 2、采用多总线结构 3、采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的DSP指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗 分类：1、按基础特性分类2、按用途分类3、按数据格式分类 试述TSM320C54X芯片在提高芯片运算速度方面采用了哪些措施？ 1采用了2、单周期实现多个运算单元并行处理3、数据搬运工作由DMA处理，无需CPU干涉4提供FFT等）的 TSM320C54X芯片的总 答：C54XDSP片内有8条16位总线，即4条程序/数据总线和4条地址总线。 程序总线（PB）：传送取自程序存储器的指令代码和立即操作数。 数据总线（CB、DB和EB）。将内部各单元（如CPU、数据地址生成电路、程序地址生成电路、芯片外围电路及数据存储器）连接在一起。其中，CB和DB传送读自数据存储器的操作数，EB传送写到存储器的数据。 地址总线共有四组，分别为PAB、CAB和EAB，主要用来提供执行指令所需的地址。 DSP采用多处理 可完成巨大运算量的多处理器系统，即将算法划分给多个处理器，借助高速通信接口来实现计算任务并行处理的多处理器阵列 TSM320C54X芯片的CPU主要包括哪些部分？它 答： 1）算术逻辑单元（ALU）：40位的算术逻辑单元（ALU）和两个40位的累加器ACCA和ACCB用来二进制补码算术运算和布尔运算，可完成宽范围的算术逻辑运算。 2）累加器（ACCA和ACCB）：可用于存放从ALU或乘/加单元输出的数据，也能输出数据到ALU或乘/加单元。 3）桶形移位寄存器：一个40位输入与累加器或数据总CB、DB相连，一个40位输出与ALU或数据总线EB相加。作用：对输入数据进行0到31位的左移和0到16位的右移。 4）乘/加单元：一个17×17位硬件乘法器，它与一个40位专用加法器相连。作用：可在一个指令周期里完成17×17位的进制补码乘法运算，也可在一个流水线状态周期内完成一个乘法累加（MAC）运算。 5）比较、选择和存储单元（CSSU）：专门用于快速执行Viterbi算法的特殊硬件。 6）指数编码器（EXP　encoder） 累加器A和B的作用是什么？它 作用：可以作为ALU或MAC的目标寄存器，存放运算结果，也可以作为ALU或MAC的一个输入。 执行并行指令（LD||MAC）和一些特殊指令（MIN和MAX）时，两个累加中的一个用于装载数据，而另一个用于完成运算。 区别：累加器A的31~16位（即高阶位AH）能被用作乘法-累加单元中的乘法器输入，而累加器B则不能。 ST0、ST1、PMST的作用是什么？它DSP工作 ST0：反映处理器的寻址要求和计算的中间运行状态 ST1：反映处理器的寻址要求、设置计算的初始状态、I/O及中断控制 PMST：设置和控制处理器的工作方式，反映处理器的工作状态。 试述三种存储器空间的各自作用及配置情况是什么？ 1、程序存储空间：存放要执行的指令和指令执行中所用的系数表。CPU自动通过总线P以及外部总线访问程序空间。 MP/MC控制位用来决定程序存储空间是否使用内部ROM。 当MP/MC=0，4000H~EFFFH程序空间定义为外部存储器，而FF00H~FFFFH程序空间定义内部ROM。其工作方式为微型计算机。当MP/MC=1，4000H~FFFFH程序存储空间定义为外部存储器，不能使用片内ROM。其工作方式为处理器模型。 OVLY控制位用来决定程序存储空间是否使用内部RAM。 当OVLY=0，0000H~3FFFH定义为外部程序存储空间，程序存储空间不使用内部RAM，此时内部RAM只作为数据存储器使用。当OVLY=1，0000H~007FH保留，程序无法占用。0080H~3FFFH定义为内部DARAM，即内部RAM同时被映射到程序存储空间和数据存储空间。 2、数据存储空间存放执行指令所要用的数据。CPU根据指令通过总线CB、DB、EB以及外部总线访问数据空间。 DROM控制位用来决定数据存储空间是否使用内部ROM。当ROM=0时，F000H~FEFFH定义为外部ROM,FF00~FFFFH为外部数据存储空间，此时数据存储空间不使用内部ROM；当ROM=1时，F000~FEFFH定义内部ROM，FF00~FFFFH保留。 3、I/O空间与存储器映像外围设备相接口，也可以作为附加的数据存储空间使用。CPU根据I/O读写指令通过总线C/D/E以及外部总线访问I/O空间。 C54x有哪些是如何？ 1）立即寻址 (Immediate Addressing)：指令中本身就包含一个立即操作数，并在操作数前加“#”来表示，没有寻址过程； 2）绝对寻址 (Absolute Addr