3.Verilog HDL硬件描述语言课件.ppt

下载文档 降价啦

1
0
约3.3千字
约 125页
2017-08-12 发布于河南
举报
版权申诉
保障服务

3.Verilog HDL硬件描述语言课件.ppt

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

3.Verilog HDL硬件描述语言课件

三、 Verilog HDL硬件描述语言;课程安排;三、Verilog HDL硬件描述语言;1.Verilog HDL概述;1.Verilog HDL概述;1.Verilog HDL概述;1.Verilog HDL概述;1.Verilog HDL概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;2.Verilog HDL建模概述;module FA_struct (A,B,Cin,Sum,Cout); input A; input B; input Cin; output Sum; output Cout; wire S1, T1, T2; //--statements--// xor X1 (S1, A, B); xor X2 (Sum, S1, Cin); and A1 (T1, S1, Cin); and A2 (T2, A, B); or O1 (Cout, T1, T2); endmodule;2.Verilog HDL建模概述;module Four_bit_FA (FA, FB, FCin, FSum, FCout ) ; parameter SIZE = 2; input [SIZE:1] FA; input [SIZE:1] FB; input FCin; output [SIZE:1] FSum; output FCout; wire FTemp; FA_struct FA1( .A (FA[1]), .B (FB[1]), .Cin (FCin) , .Sum (FSum[1]), .Cout (Ftemp) ); ;assign #delay net_name = expression; 如： assign #2 A = B; ;2.Verilog HDL建模概述;`timescale 1ns/100ps module FA_flow(A,B,Cin,Sum,Cout) input A,B,Cin; output Sum, Cout; wire S1,T1,T2; assign # 2 S1 = A ^ B; assign # 2 Sum = S1 ^ Cin; assign # 2 T1 = S1 Cin; assign # 2 T2 = A B ; assign # 2 Cout = T1 | T2; endmodule ;2.Verilog HDL建模概述;module FA_behav1(A, B, Cin, Sum, Cout ); input A,B,Cin; output Sum,Cout; reg Sum, Cout; reg T1,T2; always@ ( A or B or Cin ) begin Sum = (A ^ B) ^ Cin ; T1 = (A ^ B) Cin; T2 = A B ; Cout = T1| T2; end endmodule ;module FA_behav2(A, B, Cin, Sum, Cout ); input A,B,Cin; output Sum,Cout; reg Sum, Cout; always@ ( A or B or Cin ) begin {Cout ，Sum} = A + B + Cin ; end endmodule ;2.Verilog HDL建模概述;3.Verilog HDL基本语法;Verilog HDL基本语法;标识符;书写规范建议;Verilog HDL基本语法;注释;Verilo