PipelineADC后台数字校正中传输函数建模算法-山东大学学报工学版.PDF

　第４４卷　第３期 山　东　大　学　学　报　（工　学　版） ２０１４年６月　 　 　　 Ｖｏｌ．４４　 Ｎｏ．３　　 　ＪＯＵＲＮＡＬＯＦＳＨＡＮＤＯＮＧＵＮＩＶＥＲＳＩＴＹ（ＥＮＧＩＮＥＥＲＩＮＧＳＣＩＥＮＣＥ） Ｊｕｎ．２０１４　 　文章编号：１６７２３９６１（２０１４）０３００４１０７　　　ＤＯＩ：１０６０４０／ｊ．ｉｓｓｎ．１６７２３９６１０２０１３１１３ ＰｉｐｅｌｉｎｅＡＤＣ后台数字校正中 传输函数建模算法  宫月红，罗敏 ，喻明艳，金杰 （哈尔滨工业大学微电子中心，黑龙江 哈尔滨 １５０００１） 摘要：采用后台校正技术，通过对级间余量放大器传输函数建模来估计误差，以提高流水线型ＡＤＣ（ａｎａｌｏｇｔｏｄｉｇ ｉｔａｌｃｏｎｖｅｒｔｅｒ，ＡＤＣ）的性能。为了在校正精度、硬件消耗、功率消耗和算法收敛速度之间做一个合理的权衡，需要 在建模时选用一个合理的插值算法。以一个１２位，采样频率４０兆的流水线型ＡＤＣ为原型，分别采用分段线性插 值、三次多项式插值对第一级余量放大器传输函数建模，用硬件描述语言Ｖｅｒｉｌｏｇ对系统进行描述，结合模拟电路 部分进行混合仿真验证，运用综合工具对两种算法对应的Ｖｅｒｉｌｏｇ程序进行综合估计。仿真结果表明：两种算法 中，分段线性插值法硬件消耗和功耗更低，而多项式插值法校正精度更高，算法收敛更快。 关键词：流水线ＡＤＣ；Ｖｅｒｉｌｏｇ；后台校正；插值算法；多项式插值 中图分类号：ＴＮ４７　　　文献标志码：Ａ Ｔｒａｎｓｆｅｒｆｕｎｃｔｉｏｎｍｏｄｅｌｉｎｇａｌｇｏｒｉｔｈｍｆｏｒｄｉｇｉｔａｌｂａｃｋｇｒｏｕｎｄ ｃａｌｉｂｒａｔｉｏｎｉｎＰｉｐｅｌｉｎｅＡＤＣ  ＧＯＮＧＹｕｅｈｏｎｇ，ＬＵＯＭｉｎ ，ＹＵＭｉｎｇｙａｎ，ＪＩＮＪｉｅ （ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＣｅｎｔｅｒ，ＨａｒｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙ，Ｈａｒｂｉｎ１５０００１，Ｈｅｉｌｏｎｇｊｉａｎｇ，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｉｎｔｈｅｂａｃｋｇｒｏｕｎｄｃａｌｉｂｒａｔｉｏｎ，ｔｈｅｒｅｓｉｄｕａｌａｍｐｌｉｆｉｅｒｔｒａｎｓｆｅｒｆｕｎｃｔｉｏｎｍｏｄｅｌｉｎｇｗａｓａｐｐｌｉｅｄｔｏｅｓｔｉｍａｔｅｔｈｅ ｅｒｒｏｒｓｆｏｒｉｍｐｒｏｖｉｎｇｔｈｅｐｅｒｆｏｒｍａｎｃｅｏｆｐｉｐｅｌｉｎｅａｎａｌｏｇｔｏｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒ（ＡＤＣ）．Ｔｏｆｉｎｄａｃｏｍｐｒｏｍｉｓｅａｍｏｎｇｃａｌｉ ｂｒａｔｉｏｎｒｅｓｏｌｕｔｉｏｎ，ｈａｒｄｗａｒｅｃｏｎｓｕｍｐｔｉｏｎ，ｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎａｎｄｔｈｅｃｏｎｖｅｒｇｅｎｃｅｔｉｍｅ，ａｎｉｎｔｅｒｐｏｌａｔｉｏｎａｌｇｏｒｉｔｈｍｗａｓ ｎｅｅｄｅｄｔｏｂｅｃｈｏｓｅｎ．Ｕｓｉｎｇａ１２ｂｉｔｓ４０ＭｓａｍｐｌｅｒａｔｅｐｉｐｅｌｉｎｅＡＤＣａｓｐｒｏｔｏｔｙｐｅ，ｔｈｅｐｉｅｃｅｗｉｓｅｌｉｎｅａｒａｎｄｃｕｂｉｃｐｏｌｙ ｎｏｍｉａｌｗｅｒｅｒｅｓｐｅｃｔｉｖｅｌｙｕｓｅｄｔｏｍｏｄｅｌｔｈｅｆｉｒｓｔｓｔａｇｅｉｎｔｅｒｓｔａｇｅａｍｐｌｉｆｉｅｒｔｒａｎｓｆｅｒｆｕｎｃｔｉｏｎ．Ｔｈｅｍｏｄｅｌｗａｓｄｅｓｃｒｉｂｅｄ ｂｙｖｅｒｉｌｏｇ，ａｎｄｔｈｅａｎａｌｏｇｄｉｇｉｔａｌｍｉｘｅｄｓｉｍｕｌａｔｉｏｎｗａｓｐｕｔｆｏｒｔｈｂｙｔｈｅａｎａｌｏｇｃｉｒｃｕｉｔ．Ｔｈｅｃｏｄｅｗａｓｓｙｎｔｈｅｓｉｚｅｄｔｏｅｓ ｔｉｍａｔｅｔｈｅｏｖｅｒｈｅａｄｏｆｔｈｅｔｗｏａｌｇｏｒｉｔｈｍ