基于1553b总线协议的解码器设计和fpga实现 the design and fpga implementation of the decoder based on 1553b protocol.pdfVIP

下载本文档

5
0
约8.16千字
约 3页
2017-08-13 发布于上海
举报
版权申诉

基于1553b总线协议的解码器设计和fpga实现 the design and fpga implementation of the decoder based on 1553b protocol.pdf

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于1553b总线协议的解码器设计和fpga实现 the design and fpga implementation of the decoder based on 1553b protocol

电子技术设计与应用Electronics 电子技术 Design＆Application 基于155 滕明晖杨瑞峰 (中北大学信息与通信工程学院山西太原) 计1553B总线协议用的manchester HDL硬件描述语言和原理图混合输入法，使 II型码解码器的方法。通过采用Verilog 是可行和可靠的。关键词：1553B总线协议；ManchesterlI型码；现场可编程门阵列 The andFPGA oftheDecoderBasedon1553BProtocol Design Implementation TengMin曲ui YangRuifeng ofInformationandCommunication of (School Engineering．NorthUniversityChina) all Abstract：Onthebasisof 1 553Bbus modemEDA introduces combining technology,thispaper studying protocol，and thatusesFPGAto aMancheserIIdecoderfor1553Bbus to HDLandSchematic approach design protoc01．OwingusingVerilog Filesas methods．thisiS andmoreeriective．Theconstraintand ofthis areconducted input designsimpler timing analysisdesign software．At simulationis this is QuartuslI last,the diagram design byusing development timingsequence given，whichproves feasibleandreliable． word：1553Bbus ． Key protocol；ManchesterlIcode；FPGA． 0引言 MIL．STD一1 553B是关于数据总线电气特性和协议规范的美国军用标准，它的伞称为”飞机内部时分制指令／响中”0”和”l”各占0．5uS，也即用一个由低到高的跳变来表 InternalTimeDivision 应性多路传输数据总线”(Aircraft 示；将逻辑”l”用编码”10”来表示，其中”l”和”O”各占 Data la Command／ResponseMultiplexBus)，该标准规定了飞机0．5 s，也即用一个由高到低的跳变来表示。内部数字式的命令／相应时分制多路数据总线的技术要