基于FPGA的高精度脉冲宽度测量论文.docVIP

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中南民族大学 毕业论文(设计) 学院: 电子信息工程学院 专业: 通信工程 年级: 2011 题目: 基于FPGA的高精度脉冲宽度测量 学生姓名: ╳╳╳ 学号:╳╳╳╳╳ 2015年5月26日 中南民族大学本科毕业论文(设计)原创性声明 本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。 作者签名: 年 月 日 注:本页放在学位论文封面后,目录前面 目录 摘要 1 Abstract 1 1、引言 2 2、 脉冲及脉冲参数测量的理论与定义 2 2.1 脉冲的简单定义 2 2.2 脉冲参数的简单定义 2 2.3 脉冲宽度测量的背景及实际意义 3 3、常用的脉冲宽度测量方法介绍 3 3.1 用示波器直接测量脉冲宽度 3 3.2 基于定时/计数器测量脉冲宽度的一般原理及采用的方法 4 3.3 基于单片机的脉冲宽度测量 5 3.4 基于FPGA的脉冲宽度测量 5 3.5 脉宽测量方案比较及确定 6 4、基于FPGA脉宽测量的相关技术与开发工具 6 4.1 EDA的简单介绍及主要特征 6 4.1.1 EDA的简单介绍 6 4.1.2 EDA的主要特征 7 4.2 FPGA的基本结构 8 4.2.1 可编程逻辑块CLB 8 4.2.2 输入/输出模块IOB 8 4.2.3 可编程互连资源IR 9 4.3 开发工具Quartus II简介 9 5、基于FPGA的脉冲宽度测量的总体设计 10 5.1 基本原理 10 5.2 系统总框图 10 5.3 Quartus II设计流程 11 6、测量方案详细设计及仿真结果 11 6.1 数字移相技术 11 6.2 测量方案详细设计 13 6.3 测量方案仿真结果 14 7、总结 15 致 谢 15 参考文献 16 基于FPGA的高精度脉冲宽度测量 摘要 本次设计采用了基于数字移相技术结合FPGA的脉冲宽度测量方法。即通过FPGA内部锁连环模块的延时功能对时钟信号CLK0进行处理,依次移相900,形成另外三路时钟信号CLK90,CLK180和CLK270,分别使用以上四路时钟信号驱动思路计数器对待测脉冲进行测量。然后在Altera公司的Quartus II 7.2环境下选用Stratix III 系列的EP3SE50F484C2芯片进行设计仿真。首先,利用Quartus II 提供的锁相环模块(PLL)生成四路一次相差900相位的250MHz的时钟信号,然后利用Quartus II 提供的计数模块(COUNTER)产生四个计数模块,分别由计数时钟信号CLK0,CLK90,CLK180和CLK270驱动,在脉冲宽度内进行计数。利用Quartus II 提供的加法器模块(ADD)对四个计数值进行相加,加法器最后输出的数值就是测量得到的脉冲宽度。仿真出的三路信号中,测量误差均在1ns以内,故而测量误差为ns量级,达到设计要求。 关键词:脉冲宽度、脉冲计数法、EDA技术、FPGA、Quartus II。 Measurement of pulse width based on FPGA Abstract The design uses a digital phase shift technology combined with the pulse width measurement method of FPGA. The FPGA through internal lock serial module delay function of CLK0 clock signal processing, followed by phase shifting 900, forming three other clock signal CLK90, clk180, and CLK270, respectively, using the above four clock signal driving ideas counter treat the measured pulse were measured. Then, the III Quartus series EP3SE50F484C2 Stratix is designed and simulated in the II Altera 7.2 environment.. First, using the Quartus II phase-locked loop module (PLL) ge

文档评论(0)

李天佑 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档