TTL门电路设计.ppt

在满足上述各项要求的基础上，尽可能减小T5管的尺寸，以减小结电容CC5、Ce5和CS5，这可提高速度和成品率。 减小集电极串联电阻rCS是T5管图形设计的关键问题。由电路参数要求VOL≤0.4V，由VOL=Vces05+N0IILrcs5 。 一般采用双集电极或双发射极结构。 在瞬态过程中，rbb5直接影响到CC5、Ce5的充放电，因此需要减小rbb。以提高电路的速度。从图形设计上看，要求LE较长，发射区和基极孔的距离要小，可采用双基极结构。 综合上述分析，T5管的图形尺寸如图所示。由图可算出： LE5eff＝200um，rcs5＝18Ω。 T2管是TTL电路高速的关键元件之一。从版图设计考虑，主要是尽量减小T2管的面积，以提高fT和减小CC。通常采用最小面积晶体管，根据设计规则表，它的版图如图所示。 ③T2管的图形设计 至于电流容量，一般都可满足要求。 T4管要通过瞬态大电流，但因是瞬态电流，对T4管大电流下的β值要求也不很严格，因此单位发射区有效周长允许流过的电流值也可放宽一些，以尽量减小T4管的尺寸。一般采用双基极结构，发射区有效周长取T5管的一半左右。 ④T3和T4管的图形设计 T3管的工作电流较小，约1.4mA，可采用最小面积晶体管。 T3、T4管的图形尺寸如图所示。 ⑤T6网络的图形设计 T6管工作电流小，从电流容量(IE6=2mA)考虑，无特别要求，可采用最小面积晶体管。因Rb、Rc较小。为减小管芯面积，通常将T6网络设计成一个整体，如图所示。 由图可见，Rb是T6管延伸基区的一部分，Rc则由基区扩散电阻RC1和T6管集电极串联电阻RC2两部分构成。 Rb≈500Ω， RC1≈200Ω， RC2≈ 50Ω。整个网络放在一个隔离岛内，结构很紧凑。( N+隐埋层： R□－BL＝20Ω/□。 R□－B＝200Ω/□ ) 下图是T6网络的另一种图形结构。 ⑥输入箝位二极管 目前一般采用隔离二极管，如图所示，其n+埋层扩散孔、n+磷扩散孔和引线孔全部重合。由讨论输入箝位电压VIK可知，要求输入箝位二极管的串联电阻RD越小越好，因此减小RD是设计输入箝位二极管的关键。 一般采取下列措施： ①采用n+隐埋层；适当扩大n+扩散孔面积； ②在二极管四周采用大面积p+隔离扩散，即采用包地线，在各二极管之间再加等位铝条； ③在图形布局上，在不影响压焊的条件下，应使二极管尽量靠近它所保护的那个输入端的压焊点。 ⑦电阻图形的设计 首要的问题是确定电阻条的宽度。它是由设计规则中最小扩散条宽度、流经电阻的最大工作电流和对电阻精度的要求这三者来确定的，其结果如表所示。 电阻条的长度可根据公式 进行计算。至于电阻的具体形状和位置则是比较灵活的，可根据实际布图决定。 对管脚排列有统一规定的电路，首先根据管脚的次序确定各元件的大体位置，然后确定隔离区的位置，并大体标出铝线的走向和位置。经过反复的试排和斟酌，最后画出较满意的电路布局草图。TTL门电路的外引线排列次序是：由左下角起按逆时针方向依次为1，2，…，14。“7”为地，“14”为电源VCC ，如图所示。 (3)画出布局草图 根据草图的布局方案，将草图中的各个元件、铝线和压焊点等画成正式的版图尺寸，按照绘图规则绘制成总图，这就是电路的版图，如下图所示。光刻掩膜版就是根据这张版图制备的。过去主要是人手工来完成，现在主要借助于计算机来完成。 (4)绘制总图 (4)绘制总图 * * 4.6 TTL门电路设计 集成电路的线路设计，主要根据理论分析和模拟试验来选择线路形式，确定电阻阻值和晶体管的特性。以中速TTL为例： 一、六管TTL与非门的线路设计 根据前面的分析，电路的速度与静态参数对电阻的要求是矛盾的。从速度上讲，要求R1、R2、R5等阻值小些，但从IIL 、IIH 、ICCL、ICCH参数的考虑则要求电阻大一些，所以设计时兼顾到这两方面。一般原则是:在保证直流参数合格的前提下，电阻值应尽量小些，以利于电路速度的提高。 1、电阻阻值的确定 TTL门电路的静态参数 考虑到最坏情况，取VCC=5.5V,如果基区扩散电阻的相对误差 （1）R1： R1和IIL、ICCL、ICCH等参数有关，但IIL (1.6mA)单独由R1确定 所以 由于R4对电路速度影响较小，并考虑到电阻制作时的误差，R4可取得大一些，如3～3.5KΩ，这里取R4=3K Ω。 （2）R4：R4主要和ICCH(3.5mA)参数有关，由： 得： （3）R2：R2和ICCL(7mA)参数