IXA和IXP2400网络处理器简介.DOC

IXP2400网络处理器简介 IXA是用于Internet数据交换设备的处理器系统结构，它使得Internet设备由传统的固定协议、低效率走向具有软件升级功能的高效率可编程设备。IXP2400是IXA系统结构的一个具体处理器产品。其外部特性如图1所示。 图1 .Intel IXP2400网络处理器外部特性 IXP2400网络处理器是Intel公司继IXP1200之后推出的又一基于IXA体系结构的网络处理器, 其系统模块结构如图2所示。它采用600MHz的XScale核心处理器取代IXP1200的StrongARM，并配有8个第二版的微引擎，每个微引擎支持8个硬件实现的线程和多级的存储器系统结构，支持校验功能，采用MSF接口取代原来的FBI，两个QDR SRAM通道。IXP2400网络处理器通过提供编程环境高度灵活性、代码的可重用性和高性能的处理机制实现了更快的网络服务智能处理。它支持各种各样的WAN和LAN应用。通过改进微引擎的系统结构达到高性能和可扩展性，这些改进包括多线程的分配和使软件具有流水特性的高速缓存系统结构。这些特性使得IXP2400网络处理器的性能比前一代IXP1200的性能更加优化，功能更加强大，每秒可进行5. 4G次操作，并与IXP1200相兼容。 Intel XScale核心处理器 Intel XScale核心处理器是一个通用32位RISC（Reduced Instruction Set Computer）处理器，与ARM的结构相兼容。Intel XScale核心处理器初始化并管理芯片，而且能够完成高层网络处理任务。其特性主要为：高性能，低消耗，32位内嵌RISC处理器；32K字节指令高速缓冲器和32K数据高速缓冲器；2K字节微数据高速缓冲器，使传输数据处理便捷；可有4个并发的读请求，保证不延迟处理器；新的指令集合；性能监测特性；支持JTAG。 Intel XScale核心是基于ARM V5TE的高性能、低消耗的微处理器。它广泛融入了达到高性能的系统结构的特性。同时在其中加入了许多特性来帮助隐藏访存延迟，这也是对高性能处理器来说非常重要的障碍。这些特性包括：当数据高速缓冲器正从外部存储器取数据时，指令仍能连续执行的能力；写缓存；多种数据高速缓冲分配策略，并且对于每个应用还可以进行不同的配置；高速缓冲器加锁。所有这些特性改善了核心与外部存储器总线之间的效率。ARM Version5（V5）在ARM Version 4的基础上增加了浮点指令。 图2. IXP2400网络处理器典型模块系统结构 XScale 核心只实现ARM V5体系结构的整数指令集，硬件不提供浮点运算指令。与StrongARM产品向下兼容性维持了用户模式应用。操作系统可能需要修改以与Intel XScale核心的特定硬件特性相匹配，并充分利用新增的高性能。Intel XScale核心体系结构特性主要包括：指令高速缓冲器、数据高速缓冲器、数据RAM、微数据高速缓冲器、分支目标缓存、存储管理单元（Memory Management Unit，MMU）、性能监测、电源管理、调试单元、写缓存、MAC单元和JTAG等，分别介绍如下： （1）通过对MAC单元进行一些体系结构的改进，使MAC单元可以支持音频编码算法，该单元内包含一个40位的数字存储器，并支持16位的分组数据处理。 （2）存储管理单元提供访问保护和虚拟物理地址解析。为了加速虚拟物理地址解析，Intel XScale核心使用了指令快表（TLB）和数据快表来缓存最近解析过的地址。每个快表能够存储32个表项并且是全相连的。快表不仅包含解析的地址，而且还包含访问存储器的权限。存储管理体系结构也为指令高速缓冲和数据存储指定高速缓冲策略。这些策略属性包括：区分是否可高速缓冲的代码、选择缓冲在微数据缓冲中还是在数据高速缓冲器中、当数据被修改后是采用写回还是写直达和授权数据写分配策略。当指令快表没有命中的情况下，就会唤醒硬件解析表查询机制。当解析完成时，物理地址和访问权限以及段页属性就一起被放入快表中。这些解析在快表中同样是加锁实现的，以保证关键事务的性能。 （3）Intel XScale核心处理器的指令高速缓存通过减少从外部存取指令的次数来提高性能。高速缓存提供缓存代码的高速执行。当指令高速缓存有效时，它将请求的指令地址与它当前所包含的指令地址相比较。如果比较相等则成为“命中”，否则称为“失效”。失效时，高速缓存请求从外部的存储器中用取指策略取得长为8个字（32个字节）的指令。取到的多条指令存入指令高速缓存和两个取缓存之一中，同时请求的那条指令被送到指令解码器解释执行。 （4）分支目标缓存（Branch Target Buffer，BTB）存储沿着目标执行过的分支历史。分支目标缓存拥有当前的指令地址，并且