SystemVerilog验证.pdfVIP

SystemVerilog 与功能与功能验证验证 与与功能功能验证验证 第一章第一章 绪论 绪论 第一章第一章 绪论绪论 1.11.1 功能验证与验证平台功能验证与验证平台 1.11.1 功能验证与验证平台功能验证与验证平台 摩尔定律指出集成芯片可容纳的晶体管数目，约每隔 18 个月便会增加一倍，性能也 将提升一倍。随着半导体制造工艺的改进，大规模SOC 和多核设计出现，专用集成芯片设 计的复杂度以指数增长；这使得验证工作成为芯片设计流程中的关键瓶颈，数据表明接近 70 －80％的设计时间花费在功能验证中。目前，专用集成芯片已经可以达到上亿门，设计上 复杂度的提高，迫切要求在功能验证方面需要有新的技术和方法学。 验证平台 （Testbench ）需要提供更多的自动化机制来提高每一个测试用例 （test case ） 功能覆盖率和减少创建测试用例的时间。然而，我们也要折中考虑到验证平台的复杂度和投 入在开发验证平台的时间。验证平台的开发不应该成为专用集成芯片开发的关键路径;与此 同时，一定程度提高验证平台复杂性可以减少创建多个测试用例所消耗的时间，为此这是一 个很难的抉择。 这本书，我们将分两部分：第一部分，介绍验证的基本概念和流程，业界必威体育精装版的验证技 术和方法学；第二部分；介绍SystemVerilog 语法以及使用技巧，如何使用SystemVerilog 搭 建一个高效，可重用的验证平台。 1．1．11．．1 1 专用芯片设计流程专用芯片设计流程 11．．11．．1 1 专用芯片设计流程专用芯片设计流程 图1－1 举例说明了一个高层的专用集成芯片的设计流程，从制定设计规范到投片。 制定设计规范 架构建模 （可选） RTL实现和综合 功能验证 物理实现和版图 图1－1 基本的ASIC 设计流程 目前，整个流程中关键的部分在于功能验证。在图1－1 中功能验证只作为一个独立的 模块，但它是一个相当复杂的过程――包括定义测试用例，创建测试环境，运行测试用例， 保证所有要求的用例被覆盖到。 验证活动从设计规范完成就可以开始，而且持续到版图完成，在很多情况下，验证可 能超出了版图完成的阶段。下一节，我们将进一步详细介绍功能验证和验证流程。 1．1．11．．2 2 什么是验证什么是验证？ ？ 11．．11．．2 2 什么是验证什么是验证？？ 验证是确保设计和预定的设计期望一致 （吻合）的过程。设计期望通常是通过一个或 者多个设计规范来定义的。对于专用集成芯片设计，在不同的阶段存在多种形式的验证： 1．寄存器传输级 （RTL －Register Transfer Level ）的功能验证 2 ．门级的仿真，为了验证综合后网表和期望的功能是否一致 3 ．形式验证 （等价 检查）来确保门级网表和RTL 代码的一致 4 ．时序验证，为了验证设计能否在特定的频率上运行，通常采