数字电路第5章(2电平触发器)_2.pptVIP

第五章 触发器 本章主要内容 5.1 概述 5.2 SR锁存器（基本RS触发器） 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法 电路结构：两个与非门+反馈电路 输入信号： S‘、 R’ ；低电平有效 回顾 “基本RS触发器” ： 输入信号作用前（后）的触发器状态称现（次）态, 用Qn （Qn+1）表示 三个功能：直接复位功能；直接置位功能；维持原状态功能。 若R‘S’=00?11，输出为不定态。 施加 R‘+S‘=1 约束。 R S Qn+1 0 0 0 1 1 0 1 1 1* 0 1 Qn 动作特点：在任何时刻，输入信号S‘、 R’都能直接控制触发器的状态。 复杂的数字系统中,当采用多个触发器工作时,要求各个触发器的翻转动作在时间上同步: 翻转到何种状态，则由输入信号决定； 需要一个公用的同步信号来控制翻转时刻； 即：触发器只有当同步信号到达时才按照输入信号改变输出状态。 电平触发的触发器 脉冲触发的触发器 边沿触发的触发器 这个同步信号叫做时钟信号（Clock）, 简称时钟, 用CLK表示。将具有时钟控制的触发器统称为时钟触发器 §5.3 电平触发的触发器 电路结构 工作原理 逻辑功能描述 动作特点 电平触发器的多翻现象 带异步置位和复位端的电平SR 触发器 电平触发的D触发器 电平触发SR触发器在基本RS触发器的基础上增加两个钟控“与非”门（G3，G4）实现的。 基本SR锁存器 输入控制门 只有在CLK＝1时， S, R才能起作用 §5.3 电平触发的触发器 时钟 S,R为输入信号 CLK=1,相当于SD 相当于RD 一、电路结构 二、工作原理 1. CLK＝0 此时门G3和G4被封锁，输入信号S, R不起作用；输出为高电平。 0 触发器保持原态: Qn+1 = Qn。 1 1 S R Qn+1 0 0 1 0 0 1 1 1 1* 0 1 Qn 基本RS触发器特性表 二、工作原理 2. CLK＝1 此时门G3和G4开启，工作情况与基本RS触发器相同: 触发器输出由S 和R决定。 (a). S=0 , R=0 1 0 0 =1 =1 Qn+1 = Qn S R Qn+1 0 0 1 0 0 1 1 1 1* 0 1 Qn 基本RS触发器特性表 S R (b). S=0 , R=1 0 1 1 S=1 R=0 1 0 Qn+1 = 0 2. CLK＝1 此时门G3和G4开启，工作情况与基本RS触发器相同: 触发器输出由S 和R决定。 S R Qn+1 0 0 1 0 0 1 1 1 1* 0 1 Qn 基本RS触发器特性表 二、工作原理 (c). S=1, R=0 1 1 0 R=1 S=0 1 0 Qn+1 = 1 2. CLK＝1 此时门G3和G4开启，工作情况与基本RS触发器相同: 触发器输出由S 和R决定。 S R Qn+1 0 0 1 0 0 1 1 1 1* 0 1 Qn 基本RS触发器特性表 二、工作原理 (d). S=1, R=1 1 1 1 S=0 R=0 1 1 Qn+1 = (Qn+1)?= 1（未定义状态） 2. CLK＝1 此时门G3和G4开启，工作情况与基本RS触发器相同: 触发器输出由S 和R决定。 R S Qn+1 0 0 0 1 1 0 1 1 1* 0 1 Qn 当CLK由1变为0，或SR=11变为00, 输出为不定状态； 基本RS触发器特性表 二、工作原理 CLK=0时，状态保持不变； CLK=1时，接收输入信号； 与基本RS触发器相比，对触发器状态的转变增加了时钟电平控制。 * CLK=1? 0后输出状态不定 三、电平触发的SR触发器逻辑功能的描述 1 0 1 0 1* 1 1 置0 1 1 置1 0 1 保持 0 1 Qn+1 CLK S R × × 0 保持 （1）特性表 S R Qn+1 0 0 1 0 0 1 1 1 1* 0 1 Qn 基本RS触发器特性表 （2）特性方程 ? í ì = + = + （约束条件） 0 1 RS Q R S Q n n 1 0 1 0 1* 1 1 置0 1 1 置1 0 1 保持 0 1 Qn+1 CLK S R × × 0 保持 Qn SR 00 01 11 1