李思辉_EDA课程设计.docVIP

东 北 石 油 大 学 课 程 设 计 2011年 3 月11日 东北石油大学课程设计任务书 课程 EDA技术课程设计 题目 数字频率计专业 姓名 学号 主要内容、基本要求、主要参考资料等 主要内容： 数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。在测量其他物理量如转速、振动频率等方面获得广泛应用。一个频率范围是0(999999Hz能测量方波信号的频率的频率计设计。 基本要求：1、设计一个能测量方波信号的频率的频率计。 2、测量的频率范围是0(999999Hz。 3、结果用十进制数显示。主要参考资料： [1] 潘松著.EDA技术实用教程(第二版). 北京：科学出版社,2005[2] 康华光主编电子技术基础 模拟部分 北京：高教出版社[3] 阎石主编数字电子技术基础 北京：高教出版社 完成期限 指导教师 专业负责人 年 月日library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity jishu75 is port(clk,rst,en:in std_logic; cq:out std_logic_vector(7 downto 0); cout:out std_logic); end jishu75; architecture behav of jishu75 is begin process(clk,rst,en) variable cqi:std_logic_vector(7 downto 0); begin if rst=1 then cqi:=(others=0); elsif clkevent and clk=1 then if en=1 then if cqi74 then cqi:=cqi+1; else cqi:=(others=0); end if; end if; end if; if cqi=74 then cout=1; else cout=0; end if; cq=cqi; end process; end behav; 编译成功后生成元件图如下： 图8 （2）11进制计数器的程序如下： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity jishu11 is port(clk,rst,en:in std_logic; cq:out std_logic_vector(3 downto 0); cout:out std_logic); end jishu11; architecture behav of jishu11 is begin process(clk,rst,en) variable cqi:std_logic_vector(3 downto 0); begin if rst=1 then cqi:=(others=0); elsif clkevent and clk=1 then if en=1 then if cqi10 then cqi:=cqi+1; else cqi:=(others=0); end if; end if; end if; if cqi=10 then cout=1; else cout=0; end if; cq=cqi; end process; end behav; 编译成功后生成元件图如下： 图9 2）.D触发器的设计 其程序如下： library ieee; use ieee.std_logic_1164.all; entity reg_2 is port(clk,d:in std_logic; q:out std_logic); end reg_2; architecture behav of reg_2 is signal q1:std_logic; begin process(clk) begin if clkevent and clk=1 then q1=d; end if; end process; q=q1; end behav; 编译成功后生成如下元件图： 图10 将生成的75进制计数器、11进制计数器、10进制计数器和非门按下图连接来得到1S高电平门闸信号。 图11 将其电路图进行仿真，其仿真波形如下： 图12 对照其仿真波形，其输出门闸信号高电平为1S，符合设计，将其电路生成如下元件图，以便顶层调用。 图13 2）.控制信号发生