微原 第6章.pptVIP

A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 0 0 0 0 0 0 0 0 0 0 0 … 0 0 0 0 0 0 0 0 0 0 0 1 … 1 片外寻址 ≈ ≈ ≈ 作片外寻址的高位不变地址线全部参加了译码，这种译码方法称为全地址译码方法。 四. CPU与存储器的连接 ? 全地址译码方法优缺点 优点：分配给每个存储器单元的地址是唯一的，节约了存储器空间。 缺点：参加译码的地址线多，电路复杂，浪费硬件。 四. CPU与存储器的连接 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0 … 0 X 0 0 0 0 0 0 0 0 0 1 … 1 片外寻址 ≈ ≈ ≈ 作片外寻址的高位不变地址线部分参加译码，这种译码方法称为部分地址译码方法。 四. CPU与存储器的连接 ● ● ● ● ● ● ● A18 A17 A16 A15 A14 A13 A12 /MEMW A11 A10 /MEMR 模块1 模块2 模块3 模块4 00000H~003FFH 00400H~007FFH 00800H~00BFFH 00C00H~00FFFH 如上例中A19不参加译码 80000H~803FFH 80400H~807FFH 80800H~80BFFH 80C00H~80FFFH 优点：译码电路简单，节约了硬件。 缺点：地址有重叠区，浪费存储空间。 ∴若有n根地址线未参加译码，则有2n个地址重叠区。 四. CPU与存储器的连接 ? 部分地址译码方法优缺点 例2. 在8088系统总线上扩充设计8K字节的SRAM存储器电路。SRAM芯片选用Intel 6264，起始地址从04000H开始，译码电路采用74LS138。 四. CPU与存储器的连接 1.计算此RAM存储区的最高地址为多少？ 2.画出此存储器电路与系统总线的连接图。 3.编写程序实现对此存储器区域进行自检。 四. CPU与存储器的连接 ①求存储区的最高地址 因为Intel 6264存储容量为8K ×8（字节），所以设计此存储电路共需1片6264芯片。因此最高地址为： 04000H+02000H-1=05FFFH 四. CPU与存储器的连接 ②电路设计 ? 8088 CPU 最 大 方 式 系 统 总 线 D7-D0 A19-A16 A15-A0 MEMW MEMR IOW IOR 确定总线及总线信号 四. CPU与存储器的连接 电路连接 ? A0 D0 A12 D7 WE OE CS1 CS2 片选信号 A12~A0 D0~D7 D0~D7 +5V 8088 CPU 最 大 方 式 系 统 总 线 四. CPU与存储器的连接 6264 … … A19-A13 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 0 0 0 0 0 1 0 0 0 0 0 … 0 0 0 0 0 0 1 0 1 1 1 1 … 1 片外寻址 与6264芯片的A12~ A0相连，作片内寻址 ≈ ≈ 高位不变地址部分，去参加译码，作6264的 片选信号。 8K 地址分析 ? 四. CPU与存