1嵌入式处理器.ppt

双核技术 VS. 超线程技术 双核是真正意义上的双处理器 不会发生资源冲突 每个线程拥有自己的缓存、寄存器和运算器 一个3.2GHz Smithfiled在性能上并非等同于3.2GHz P4 with HT 的2倍 HT 使处理器的性能至少提升了1/3 双核的性能相当于2块 non-HT 处理器 双核技术与HT技术在性能上的对比 Ex 1: 两个floating point线程 (Smithfield client) 每个线程拥有自己的FPU, 没有资源冲突 尽管性能上没有提升太多，但仍然优于HT Ex 2: 一个integer线程与一个floating point线程 性能大幅度提升 没有资源冲突 多核 VS HT HT与多核不同的是核心资源是共享的，如ALU等. 而核心资源在多核平台是独立的 当你的多个线程同时有大量计算时,HT平台只能在线程间作切换,多核平台却可平行计算. HT 是 Intel Netburst 架构处理器特有的技术，HT 技术实质上通过增加一组寄存器和指令调度机制实现两个指令入口，模拟出 2 个 CPU，由于共享执行单元、缓存、总线，所以对性能提高很有限，大约提高 20%~30%，双核心理论上能够提高接近 100% 的性能。 Add your company slogan * 1、定制，通用 2、西装举例 * 通用如电脑 定制化如手机等 * 移动是人的天性，带来了功耗问题 ?对移动设备和固定设备都有同样的需求。 ?等离子电视：200瓦以上的功耗； ?一台PC：数百瓦的能耗； ?家里的冰箱：0.4瓦的能耗； ?Microsoft Media Center：建立在一个轰响的大风扇吹着数 百瓦的CPU的架构的基础上的家电？ ?在听着S.H.E看着The Lord of the Rings的时候，你喜欢听 到风扇的声音吗？ ?你的父母，不会对一个耗电数百瓦的家电心疼电费吗？ 低功耗解决 多核处理器之路： ?Broadcom：Sibyte双核MIPS处理器，目前四核处理器开始上市； ?ADI：Blackfin双核DSP BF561； ?freescale：双PowerPC G4内核的嵌入式处理器MPC8641D ?ARM：联合NEC开发出多核的ARM11 MPcore ?FPGA的供应商Altera：多个nios软核的集成 ?Intel：最终醒悟－－多核是解决X86功耗问题和速度问题的最佳办法 * 这是一个有关地主和长工的故事 整地、播种、盖上土、浇水。顺序完成 并行完成 * 从微观指令集并行（ILP），在一个cpu的流水线里并行执行多条指令；在较高一层有multicore结构，片上集成多个cpu核心，以达到线程级并行；再高一层有mutli processor结构，板上多个cpu协同工作，达到线程（进程）并行；然后是通过网络的并行计算，包括cluster，distribute，grid，这些利用网络将各处的计算机并行起来工作。 从低到高，每级并行独立的资源越多，指令级并行cpu可能只有某些运算部件是独有的，例如有2个alu，每条指令独占一个；而多核结构中寄存器，cache等是每个核心独有的；多处理器结构中甚至每个处理器可以有独自的memory（也有共享memory的结构）；而grid，cluster等基本是通过网络并行，每个节点就是一台独立的机器。 程序所执行的总的指令条数I 由于RISC的指令都比较简单，CISC中的一条复杂指令所完成的功能在RISC中可能要用几条指令才能实现。 对于同一个源程序，分别编译后生成的动态目标代码，显然RISC的要比CISC的多。 由于CISC中复杂指令使用的频度很低，程序中使用的绝大多数指令都是与RISC一样的简单指令，因此，实际上的统计结果表明，RISC的I长度只比CISC的长30％至40％。 指令平均执行周期数CPI 由于CISC一般是用微程序实现的，一条指令往往要用好几个周期才能完成，一些复杂指令所要的周期数就更多。 据统计，大多数CISC处理机，指令平均执行周期数CPI在4到6。 RISC的大所数指令都是单周期执行的，它们的CPI应该是1。由于RISC中还有LOAD和STORE指令，也还有少数复杂指令，所以，CPI要略大于1。 SUN公司的SPARC处理机的CPI为1.3到1.4，SGI公司的MIPS处理机的CPI为1.1到1.2。 一个周期的时间长度T RISC一般采用硬布线逻辑实现，指令要实现的功能都比较简单，所以，RISC的T通常要比CISC的T小。 目前使用中RISC处理机的工作主频一般要比CISC处理机高。 RISC的速度要比CISC快3倍左右。其中的关键在于RISC的指令平均执行周期数CPI减小了，这正是RISC设计思想