第九节 IO控制.docVIP

第九章 I/O控制 一、概述 * I/O控制器亦称I/O接口电路（Interface） 1、各个发展阶段 （1）人工控制 * 最早的计算机系统中是此种形式 * 打孔纸带输入输出数据，相应的控制开关控制操作（没有现在意义的输入输出设备） （2）程序查询方式 * CPU通过外设的状态标志对其进行监控和处理 * 处理流程如下： * CPU和I/O外设之间的关系图如下： * CPU存在踏步查询现象（效率低）、实现相对简单 （3）程序中断方式 * 中断方式属于软件方式，但需要相应的硬件（中断系统）支持 * 处理流程如下： 中断请求在时间上是随机的 * CPU和I/O外设之间的关系图如下： 特点：数据传递依旧由CPU完成 CPU和I/O外设在某段时间上是并行处理（效率更高） （4）存储器直接访问方式（Direct Memory Access，DMA） 假设计算机模型如下，描述一次I/O输入数据的过程 * 注意区别 传统的I/O输入模式需要a(b两步，即先把数送至CPU内，再由CPU把数送至主存 DMA模式仅需c一步，即不需要CPU的干预，I/O一次把数送至主存内 * CPU和I/O（包括外设和接口两部分）之间的关系图如下： 特点：传数是由I/O接口电路控制完成的，CPU只移交总线 在传数过程中CPU不干预，所以之前CPU不需要保护现场 是一种硬件控制的传数过程，速度快，异常处理能力差（一旦启动，无法停） 传数过程开始之前需CPU预处理一次，传数过程结束之后需CPU后处理一次 （5）通道方式（Channel） * 通道即特殊功能的协处理器 * 通道可以执行用通道指令编写的I/O程序（非纯的硬件方式） * CPU仅需干预一次（启动通道） 2、其它概念 （1）I/O编址方式 * 统一编址 主存地址和I/O地址编在一个地址空间（所以主存空间相对要小） 无相应的I/O指令（所以指令系统相对简单） * 独立编址 用单独的I/O指令访问外部设备（指令系统复杂） 主存地址和I/O地址是两个独立的地址空间（主存空间相对要大） （2）I/O的互连方式 * 直接互连 两个部件之间用一组专用线路互连 * 总线互连 多个部件共用一组传输线（各部件只能分时使用） （3）联络方式 * 立即响应 使用时，不用查对方状态（默认对方时刻就绪），直接操作 * 异步方式（即应答模式） 设置一组联络信号（一应一答），先发请求，只有对方回应后方可操作，否则等待 * 同步方式 双方以同步时钟为基准进行相应的操作 二、I/O接口电路 * 主要作用：数据或信息的缓冲（还有其它作用，这里略） * 基本逻辑组成 * 端口：可按地址访问的寄存器或相应部件 三、中断系统 1、中断的概念 （1）中断的描述 某程序处理过程中，遇到异常或相应事件，暂停现行程序，转去执行相应的处理程序，处理程序结束后返回原现行程序的过程，称为一次中断。 * 中断（Interrupt） * 异常（Exception）：控制流中的突然改变 //不同的称谓 （2）中断的分类 * 强迫中断：有请求一般必须相应，请求具有随机性，特殊时可屏蔽 自愿中断：由自陷（Trap）指令完成，请求不具有随机性（请求时间即自陷指令执行的时间） * 内中断：由内部事件引起的中断（例如溢出、奇偶校验错、地址失效） 外中断：由外部事件引起的中断（例如外部I/O请求、键中断） 2、中断系统需考虑的问题 （1）如何请求 用触发器进行状态标识，设置请求触发器（1表示有请求、0表示无请求） * 逻辑关系如下： * 由三个D触发器和一个与门组成，其中MASK为屏蔽位，外部向请求标识置位 * 查询脉冲在指令周期末时刻发出，则逻辑器件只在末时刻触发发出请求 （2）优先级排队 * 多个中断源发出请求，只能相应一个，靠排队来决定优先级 * 软件查询（早期采用） 靠查询次序来决定优先级，在流程前面的先查询，后面的后查询，一旦判断哪级中断有请求，直接跳转（后面的各级中断不再查询） 特点：实现简单，易于实现，因为是纯软件方式，速度相对要慢 * 硬件排队器 四级排队器的逻辑图如下： 通常左边优先级最高，依次向右递减，最右边最低。内部是屏蔽原理，即当左边的请求有效，自动把右边的全部屏蔽掉，所以输出只有左边的一个有效。例如，四级请求状态为“1111”，即四个中断源同时请求，则输出为“1000”，最左边的