基于PC_104+总线板卡设计.pdfVIP

PC/104+总线介绍 PC/104+是以 PCI 总线为基础的工业控制总线，它可以连接高速外部接口设 备。从结构上看，它是在CPU和原来的系统总线之间插入的一级总线，由一个桥 接电路来实现对这一层的管理，实现上位机和下位机之间的接口，以协调数据的 传送。如图 1 所示，硬件上，它通过一个 3×40 即 120 孔插座进行电气连接,该 总线在电气规范上完全符合PCI规范2.2版标准，与PCI总线完全兼容，并且在 底层协议上,它基本上保持与 PCI 总线的兼容；软件结构上则与 PCI 的设计完全 一样。 图 1 PC/104+总线物理结构图 PC/104+总线规范与PCI总线规范之间又有着一些不同，下面具体说明。 （1）PC/104+是用 120 针 2mm 孔堆栈插座连接，而 32 位 PCI 总线用 124 针 插槽连接； （2）120针的PCI不支持64位扩展和JTAG、PRSNT 或 CLKRUN 信号。PC/104+ 总线与兼容ISA总线的PC/104总线相比，又有如下的三个优势。 （1）兼容ISA总线的同时兼容PCI总线； （2）改变了组件高度的需求，增加模块的柔韧性； （3）加入了控制逻辑单元以满足高速度总线的需求。 PCI9054 简介 PCI 9054 是由美国 PLX 公司生产的 PCI 接口芯片，遵循 PCI2.2 版规范,在 32bit/33MHz的数据总线条件下，可获得最高达132MB/S的突发传输速率，本地 总线端时钟最高可支持到 50MHz，支持复用和非复用的 32 位地址数据。该芯片 功能强大、用户接口简单，它的诞生为PCI本地总线接口开发提供了一种简洁的 方法，设计者只需设计出本地总线接口控制电路，便可实现本地总线与PCI总线 之间的高速数据传输，有效地降低了接口设计难度、缩短了开发时间、降低了开 发风险和开发成本。 PCI9054 本地总线和 PCI 总线之间的数据传输方式有三种：主模式、从模 式和 DMA模式。 主模式是由本地总线发出读写控制信号的操作方式；从模式是由上位机发出 读写控制信号对本地总线进行 IO 或内存读写。 PCI9054的数据传输方式有三种，分别是单周期读写、突发读写和DMA读写。 另外，它还支持线性突发的数据传输模式，这种传输模式可确保总线不断满载数 据。因为外设一般会由内存某个地址顺序接收数据，这意味着可以由一个地址发 起读写大量数据，然后每次只需将地址自动加 1，便可接收数据流下一个字节的 数据。线性突发传输能够更有效地利用总线的带宽传送数据，达到减少无意义地 址操作的目的，从而节约数据传输时间，提高数据传输效率。 堆叠式总线设计 为满足PC/104+总线对堆叠式总线的特殊要求, PCI9054的PCI侧信号REQ、 IDSEL、GNT、INTA 和 PCLK 分别与 PC104+总线上的 REQ0、IDSEL0、GNT0、INT0 和 CLK0 相连。这种堆叠式总线最多可支持 4 个 PCI 外设。因而，在硬件设计上 应该要做到与堆叠总线的需求相兼容，具体电路实现如图2所示。 图 2 兼容堆叠设计原理图 有堆叠电路板需求的应用场合，各电路板在此处焊接选择电阻时，其位置选 择必须互不相同。以两层堆叠为例，物理位置在上的电路板可以焊接图2所示各 部分最上面一排的0欧电阻，而物理位置在下的电路板可以焊接第二排各0欧电 阻，不可在同一块板上在某个部分同时焊接两个 0 电阻，比如同时焊接 R87 和 R88是不被允许的。 串行 EEPROM 接口电路设计 PCI9054提供了一个串行EEPROM接口，容量2K/4K字节。用来存储PCI9054 重要的信息，如设备号DID、制造商号VID、子设备号SDID、子制造商号SVID、 中断号、设备类型号、局部空间基地址以及局部空间描述符等信息。EEPROM 的 内容非常重要，它直接关系到整个板卡能否正常工作，PCI9054推荐使用的串行 EEPROM如下。 （1）Fairchild Semicondctor公司的FM93CS56L/FM93CS66L； （2）Holtek Semiconducto