基于FPGA的高速海量FIFO的设计.pdfVIP

( ) 　　中图分类号 :TP333 　　文献标识码 :A 　　文章编号 :1009 - 2552 2009 09 - 0095 - 03 基于 FPGA 的高速海量 FIFO 的设计 刘少华 , 陈明义 ( 中南大学 , 长沙 410083) 摘 　要 : 为了解决视频信号的大量存储及视频延时问题 , 研究了一种以DDR2 SDRAM 为存储体 的高速海量 FIFO 设计方法 。该方法通过采用 FPGA 对 DDR2 SDRAM 进行控制 , 以状态机来描述 其各种时序操作 , 来完成 DDR2 SDRAM 的命令和数据的接口, 从而实现数据的正确有序的存取 。 另外 , 流水式处理的方式 , 也保证了输入输出数据的连续性 。经过最终硬件的成型和下载调试 , 验证了该方法的可行性和可靠性 。该系统已经成功应用于视频的延时处理 。 关键词 : FIFO ; FPGA ; DDR2 SDRAM ; 流水式 Design of high speed and great capacity FIFO based on FPGA L IU Shaohua , CHEN Mingyi ( Central South University ,Changsha 410083 ,China) Abstract : This paper presents a new design of a high speed and great capacity FIFO which can store a large number of high speed data , such as video signals. By the method of using FPGA to control the DDR2 SDRAM and the State Machine to describe the timing sequence operations ,accomplishes the purpose of connecting the command and data interface fromto DDR2 SDRAM , so as to write and read the data accurately and orderly . What ’s more , pipeline operation can insure the continuity of input and output data stream. The feasibility and the reliability of the method are proved by shaping the hardware and testing the data , and the method has been applied to video data processing. Key words : FIFO ; FPGA ; DDR2 SDRAM ; pipeline operation 0 　引言 1 　系统设计 高速大容量 FIFO 在实时处理视音频数据等领 1. 1 　系统结构 域中应用广泛 。而 目前市场上专用的高速 FIFO 芯 高速海量 FIFO 处理的是实时的数据流 ,例如高 片价格昂贵并且容量有限。因此提出了一种基于可 速视频数据 。数据发送和接收的速度相等并且不会 编程逻辑器件平 台和硬件描述语言的高速海量