多核的由来_现状和发展.ppt

Semptian网络监控专家 TILEPro64 总结 不是专门的网络处理器 适用性很广泛 对软件编程要求非常高 多核发展的另一个方向 适当时机，可作为备选之一； Semptian网络监控专家 CN5650 Semptian网络监控专家 CN5650 高集成度的网络安全处理器； 支持最多12个核； 最大可以支持19.2GOPS（GigaOperationsPerSecond，10亿次运算/每秒）， 最大支持处理30 million packets per seconde（CN56/57）； 支持多种硬件加密，例如MD5，SHA-1，SHA-256，SHA-512，DES/3DES，AES，KASUMI等等，以及CRC加速功能； 支持硬件特性的包处理加速功能； 支持硬件特性的工作队列，调度，排序以及同步等功能； Semptian网络监控专家 CN5650 支持TCP的加速，包括checksum（校验和）以及timer（计时器）； 继承了高带宽memory系统，包括2MB or L2 cache的8-way set； 双通道的72-bit DDR2-800, ，最大存储带宽102Gbps 集成了安全key的memory； 支持随机数的密钥产生； 支持硬件特性的压缩和解压的加速； 支持硬件特性的RAID加速； Semptian网络监控专家 CN5650 总结 目前我司正使用之； 优良的性能，例如，经过我们的优化，64B转发速率到达10Gbps； 有后续更强大的OCTEON II系列； 软件继承性好，开发难度降低； 同类多核芯片没有压倒性的优势下，建议继续使用Cavium； Semptian网络监控专家 RMI XLP832 Semptian网络监控专家 RMI XLP832 8个core，32个vCPU； 4-thread，4-issue； 2xXAUI（Interlaken）+2xXAUI +1SGMII or 19个SGMII接口， 4x72-bit-DDR3-1600，最大带宽达到409Gbps； 专有的ICI（Interchip Coherency Interface）接口 Three high-speed low-latency Interchip Coherency Interfaces per chip provide seamless connection between up to four processors Fully software transparent with hardware management for message passing, chip-to-chip coherency, and global shared memory and I/O resources Semptian网络监控专家 RMI XLP832 Cache subsystem 32-KByte 2-way write-through L1 data cache per core 64-KByte 2-way L1 instruction cache per core 512-KByte 8-way write-back L2 cache per core Shared 8 MB 16-way write-back L3 cache with simultaneous access 自治网络加速单元 40Gbps的吞吐能力（64B packets)； TCP/UDP/IP checksum TCP segmentation offload 高度可编程的包分析引擎 DMA and Storage Application Acceleration Engine Semptian网络监控专家 RMI XLP832 自治网络加速单元 IEEE 1588v2-compliant PTP controller； Egress scheduling support for QOS applications 等等； 硬件 Packet Ordering Engine 自治 Security Acceleration Engine? Module 40Gbps 大容量压缩解压缩； 10 high-speed crypto cores DES/3DES, AES (128, 192, 256), ARC4/ RC4, MD5, SHA-1,