一种应用于TDC的低抖动延迟锁相环电路设计 - 电子学报.PDF

一种应用于TDC的低抖动延迟锁相环电路设计 - 电子学报.PDF

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
一种应用于TDC的低抖动延迟锁相环电路设计 - 电子学报

第2期 电  子  学  报 Vol.45 No.2 2017年2月 ACTAELECTRONICASINICA Feb. 2017 一种应用于TDC的低抖动延迟锁相环电路设计 1 2 2 2 1 吴 金 ,张有志 ,赵荣琦 ,李 超 ,郑丽霞 (1东南大学无锡分校,江苏无锡214135;2东南大学集成电路学院,江苏南京210096)   摘 要: 本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种 针对(TimetoDigitalConverter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(DelayLockedLoop,DLL)电 路.基于TSMC035mCMOS工艺,完成了电路的仿真和流片验证.测试结果表明,DLL频率锁定范围为40MHz μ 200MHz;静态相位误差161ps@125MHz;在无噪声输入的理想时钟驱动下,200MHz频率点下的峰峰值抖动最大为 853ps,均方根抖动最大为944ps,可满足亚纳秒级时间分辨的TDC应用需求. 关键词: 延迟锁相环;时间数字转换器;静态相位误差;宽动态范围;时钟抖动 中图分类号: TP3311   文献标识码: A   文章编号: 03722112(2017)02045207 电子学报URL:http://www.ejournal.org.cn  DOI:10.3969/j.issn.03722112.2017.02.026 DesignofaLowJitterDelayLockedLoopforTDC 1 2 2 2 1 WUJin,ZHANGYouzhi,ZHAORongqi,LIChao,ZHENGLixia (1BranchSchoolofSoutheastUniversity,Wuxi,Jiangsu214135,China; 2CollegeofIntegratedCircuit,SoutheastUniversity,Nanjing,Jiangsu210096,China) Abstract: AdelaylockedloopcircuitofwidedynamiclockingrangeandlowstaticphaseerrorisdesignedforTime toDigitalConverter(TDC)applicationadoptingdualdelaylines,antilockcontrolcircuitstructureandapplyingsymmetri calmatchingtechniquestokeymodulessuchasChargePump(CP),simultaneously.SimulationandMultiProjectWafer (MPW)tapeoutarecompletedbasedonTSMC035mCMOSprocess.ThetestresultsshowthatDLL’sfrequencyloc μ kingrangeis40MHz200MHzwithitsstaticphaseerror161ps@125MHz.Drivenbynoisefreeinputclock,andoperating on200MHz,DLL’smaximumpeaktopeakandrootmeansquarejittersare853psand944ps,respectiv

文档评论(0)

youbika + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档