全数字锁相环高频感应加热系统的设计-华侨大学学报(自然科学版).PDF

下载文档

2
0
约 4页
2017-08-05 发布于天津
举报
版权申诉
保障服务

全数字锁相环高频感应加热系统的设计-华侨大学学报(自然科学版).PDF

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

全数字锁相环高频感应加热系统的设计-华侨大学学报(自然科学版)

30 2 ( ) Vol. 30 No.2 2009 3 Journal of Huaqiao University ( Natural Science) Mar. 2009 : 1000 5013( 2009) 02 0147 04 余景华, 杨冠鲁, 郭亨群 ( , 362021) : , , (ADPLL) 1 , . , ADPLL , . , 1/ N N , K K n , ADPLL . : ; ; ; ; : TM 924.5 : A , 1 , , 1 , , , . , 1 , [ 1] [ 2] . ( FPGA) [ 3] ( ADPLL) , , . , . 1 [ 4] 1 , . 1. 1 VCC , IGBT VT 1, VT3( VT 1, VT3 ) VT2, VT4(VT2, VT 4 ) , . 1. 2 [ 5] , [ 6] , ADPLL 1 . , Fig. 1 Principle of high frequency induction pyrogenat ion system u i , . i u , , u ; i : 2008- 04-05 : ( 1960-) , , , . E mail:glyang@ hqu.edu. cn. : ( ; (2006J0168, E0510021) 148 ( ) 2009 u , , u ; i u , u , , . 1. 3 , i I s , . ADPLL u, IGBT VT 1, VT3 VT2, VT4 , 1 , . , 1 , , . 2 2 ADPLL 1 ADPLL ( DPD) ( DPL) ( DCO) 1/ N 4 . 2. 1 , D , 3 . u i 1 i u , up , down ; i u , down , up . 2 ADPLL 3 Fig.2 Block diagram of ADDLL system Fig. 3 Schematic of phase detector 2. 2 4 1 ( K ) 3. ADPLL , ( PI) , ADPLL . 4 Fig.4 Circuit of d