顺序延时关断三盏灯开关.doc

设计题目： 顺序延时关断三盏灯开关 院 系： 电子信息与电气工程系 学生姓名： 学 号： 200902070006 专业班级： 09电子信息工程（专升本） 2010年10月04日 顺序延时关断三盏灯开关 1. 设计背景和设计方案 设计一个开关装置，该开关装置在第一次按下按钮k时，三盏灯x、y和z同时点亮；当再次按下按钮k是，x灯立刻熄灭；y灯5s后熄灭，在y灯熄灭8s后，z灯熄灭。 1.1设计原理框图与状态图 由设计要求，该数字系统的原理框图如图—1所示。按下按钮k是，输出低电平。 图—1 顺数延时关断三盏灯开关的原理框图 根据功能要求，可以画出如图—2所示的状态图。 图—2 顺数延时关断三盏灯开关的状态图 1.2设计方法 （1） 图形输入法：使用图形方式输入数字系统，底层和顶层模块都用图形输入； （2） 硬件描述语言输入法：使用硬件描述语言VHDL或Verilog HDL输入数字系统进行设计的方法，底层和顶层模块都使用硬件描述语言进行描述； （3） 混合输入法：使用硬件描述语言输入底层模块，使用图形输入顶层模块。 2. 方案实施 本设计课题使用混合输入法设计该数字系统。 根据系统要求，该系统分为状态机、5s计数器、8s计数器和译码器4个模块。 2.1状态机设计 （1） 用VHDL描述状态机 首先启动软件，然后创建新文件，根据图—2所示的状态图，在文本编辑窗口输入状态机的VHDL语言描述，如下所示。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity state is port(td5,td8,clk,k:in std_logic; x,y,z,t5,t8:out std_logic); end; architecture state_arch of state is type zt_type is (z0,z1,z2,z3,z4); signal zt_now,zt_next:zt_type; begin n1:process(clk) begin if clkevent and clk=1 then zt_now=zt_next; end if; end process; n2:process(td5,td8,k,zt_now) begin case zt_now is when z0= x=0;y=0;z=0;t5=0;t8=0; if k=0 then zt_next=z1; else zt_next=z0; end if; when z1= x=1;y=1;z=1;t5=0;t8=0; if k=1 then zt_next=z2; else zt_next=z1; end if; when z2= x=1;y=1;z=1;t5=0;t8=0; if k=0 then zt_next=z3; else zt_next=z2; end if; when z3= x=0;y=1;z=1;t5=1;t8=0; if td5=1 then zt_next=z4; else zt_next=z3; end if; when z4= x=0;y=0;z=1;t5=0;t8=1; if td8=1 then zt_next=z0; else zt_next=z4; end if; when others=x=0;y=0;z=0;t5=0;t8=0;zt_next=z0; end case; end process; end state_arch; 程序运行结束后生成状态机模块，且此状态机的功能完全满足实验的具体要求。 程序运行正确后，运用调用功能生成调用模块，以便在顶层设计时调用。 仿真结果如图—3所示 图—3 状态机的仿真结果 可以看出，在输入信号k的作用之下，状态开始从状态0转换到状态3；随后td5的高电平使状态传换到4；td8信号使状态机从状态4返回到状态0。在状态0，输出x、y和z都是低电平（表示三盏灯灭）；在状态1和2，输出x、y和z都是高电平（表示三盏灯亮）；在状态3，x灯灭；在状态4，x、y灯灭；最后，返回状态0，三盏灯同时灭。 2.2 5s减法计数器模块设计 5s减法计数器用于5s定时，设计方法与