项目单元11.pptVIP

* * 项目单元11 80C51系统扩展实训 11.1训练要求 1．本实训利用8155可编程并行口芯片，实现数据的输入、输出。实验中8155的PA口、PB口作为输出口。与8255比，8155具有更强的功能，因为它除能提供并行接口外还包括有256字节RAM存储器和14位定时器/计数器。8155具有三个可编程I/O口，其中PA、PB为八位口，PC口为6位口。PA口、PB口为通用的输入输出口，主要用于数据的I/O传送，他们都是数据口，因此只有输入输出两种工作方式。 2．了解实训用到的芯片引脚及功能：8155是一种可编程多功能接口芯片，功能丰富，使用方便，特别适合于扩展少量RAM和定时器/计数器的场合。 3．本实训8155的端口地址由单片机的P0口和P2.7以及P2.0决定。控制口的地址为7F00H；PA口的地址为7F01H；PB口的地址为7F02H。 11.2训练目的 1．了解8155芯片结构及接口方式。 2．掌握8155输入、输出的编程方法。 11.3相关知识 项目学习情境1 存储器的扩展 1．程序存储器的扩展 （1）扩展总线 由于受引脚个数的限制，80C51系列单片机的数据线和地址线（低8位）是分时复用的。当系统要求扩展时，为了便于与各种芯片相连接，应将其外部连线变为与一般CPU类似的三总线结构形式，即地址总线AB、数据总线DB、和控制总线CB。 ① 数据总线DB宽度为8位，由P0口提供。 ② 地址总线AB宽度为16位，可寻址范围达216，即64K。低8位A7～A0由P0口经地址锁存器提供，高8位A15～A8由P2口提供。由于P0口是数据、地址分时复用，所以P0口输出的低8位地址必须用地址锁存器进行锁存。 ③ 控制总线由RD、WR、PSEN、ALE和EA等信号组成，用于读/写控制、片外ROM选通、地址锁存控制和片内、片外ROM选择。 地址锁存器一般选用带三态缓冲输出的8D锁存器74LS373。74LS373的逻辑功能及与80C51系列单片机的连接方法如11-1所示。 图中74LS373是具有输出三态门的电平允许8D锁存器。当G（使能端）为高电平时，锁存器的数据输出端Q的状态与数据输入端D相同（透明的）。当G端从高电平返回到低电平时（下降沿后），输入端的数据就被锁存在锁存器中，数据的输入端D的变化不再影响端Q的输出。 G Q D G D D Q Q Q OE : : : G Q D G Q D 74LS373 OE G ALE 80C31 D7 : : D0 Q7 : : Q0 P2 P0 AB DB 图11-1 74LS373的逻辑功能及与单片机的连接 D （2）片外ROM操作时序 在80C51系列单片机应用系统的扩展中，经常要进行ROM的扩展，其扩展方法较为简单容易，这是由单片机的优良扩展性能决定的。单片机的地址总线为16位，扩展的片外ROM的最大容量为64KB，地址范围是0000H～FFFFH。扩展的片外RAM的最大容量也为64KB，地址范围也是0000H～FFFFH。由于80C51采用不同的控制信号和指令（CPU对RAM的读操作由PSEN控制，指令用MOVC；CPU对RAM读操作用RD控制，指令用MOVX），所以尽管ROM与RAM的地址是重叠的（物理地址是独立的），也不会发生混乱。80C51对片内和片外ROM的访问使用相同的指令，两者的选择是由硬件实现的。当EA=0时，选择片外ROM；当 EA = 1时，选择片内ROM。 由于超大规模集成电路制造工艺的发展，芯片集成度愈来愈高，扩展ROM时使用ROM芯片数量愈来愈少，因此芯片选择多采用线选法，地址译码法用的渐少。ROM与RAM共享数据总线和地址总线。访问片外ROM的时序如图11-2所示。 S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1 S2 输出PCH 输出PCH 输出PCH 输出PCH PCL PCL PCL PCL PCL 第1个机器周期 第2个机器周期 ALE PSEN P2口 P0口 指令 指令 指令 指令 图11-2 片外ROM的操作时序 从图中可见，地址锁存允许信号ALE上升为高电平后，P2接口输出高8位地址PCH，P0接口输出低8位地址PCL；ALE下降为低电平后，P2接口信息保持不变，而P0接口将用来读取片外ROM中的指令码。因此，低8位地址要在ALE降为低电平之前由外部地址锁存器锁存起来。在PSEN输出负跳变选通片外ROM后，PO接口转为输入状态，读入片外ROM的指令字节。 从图中还可以看出，80C51系列单片机的CPU在访问片外