计算机设计与实践——MIPS基本指令.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机设计与实践——MIPS基本指令

MIPS基本指令和寻址方式: MIPS是典型的RISC处理器,采用32位定长指令字,操作码字段也是固定长度,没有专门的寻址方式字段,由指令格式确定各操作数的寻址方式。 MIPS指令格式一般有三种格式: R-型指令格式 I-型指令格式 J-型指令格式 OP: 操作码 rs: 第一个源操作数寄存器 rt: 第二个源操作数寄存器(单目原数据) rd: 结果寄存器 shamt:移位指令的位移量 func: 指令的具体操作类型 特点:R-型指令是RR型指令,其操作码OP字段是特定的“000000”,具体操作类型由func字段给定。例如:func=“100000”时,表示“加法”运算。 R[rd] ← R[rs] + R[rt] 特点:I-型指令是立即数型指令 双目运算: R[rt] ( R[rs](OP)SignExt(imm16) Load指令: Addr ← R[rs] + SignExt(imm16) 计算数据地址 (立即数要进行符号扩展) R[rt] ← M[Addr] 从存储器中取出数据,装入到寄存器中 Store指令: Addr ← R[rs] + SignExt(imm16) M[Addr] ← R[rt] 特点:J-型指令主要是无条件跳转指令,将当前PC的高4位拼上26位立即数,后补两个“0”,作为跳转目标地址。 R型指令: 定点运算: add / addu, sub / subu, sra, mult/multu, div/divu 逻辑运算: and / or / nor, sll / srl 比较分支: beq / bne / slt / sltu 跳转指令: jr I型指令: 定点运算: addi / addiu 逻辑运算: andi / ori 比较分支: slti / sltiu 数据传送: lw / sw/ lhu / sh / lbu / sb / lui J型指令: j / jal 设计模块划分,教学安排 MIPS格式指令系统设计 指令存储器设计 寄存器堆设计 ALU设计——基本算术、逻辑单元的设计 32位超前进位加法器的设计 32位桶式移位寄存器的设计 取指令部件的设计 立即数处理单元设计 单周期处理器设计——R型指令的数据通路设计 I型指令的数据通路设计 Load/Store指令的数据通路设计 分支指令/转移指令的数据通路设计 综合12条指令的完整数据通路设计 ALU控制单元设计 主控制单元的设计 单周期处理器总体验证 异常和中断处理及其电路实现 带有异常和中断处理功能的处理器的设计 设计示例1:指令存储器设计 指令存储器模块定义: 指令存储器用于存放CPU运算的程序指令和数据等,采用单端口存储器设计,设计最大为64个存储单元,每个存储单元数据宽度为32bit。下图为指令存储器的模块框图。 图1 模块框图 表1: 存储器接口信号说明表 序号 接口信号名称 方向(I/O) 说明 备注 ExtMem_CLK I 存储器工作时钟,频率为50Mhz ExtMem_CSn I 存储器片选信号,低有效 ExtMem_Adr [5:0] I 存储器地址线 最大64个单元 ExtMem_WRn I 存储器写信号,低有效 ExtMem_RDn I 存储器读信号,低有效 ExtMem_Din [31:0] I 存储器输入数据线 ExtMem_Dout [31:0] O 存储器输出数据线 Vcc 电源 Gnd 地线 图2 存储器接口读时序框图 图3 存储器接口写时序框图 图4 存储器接口读写时序框图 设计电路源代码 Module ExtMem ( input ExtMem_CLK, input ExtMem_CS, input [5:0] ExtMem_Adr, input ExtMem_WR, input ExtMem_RD, input [31:0] ExtMem_Din, output [31:0] ExtMem_Dout ); reg [31:0] Memory [0: 63] ; //---存储器写操作 always @( posedge ExtMem ) begin if (~ExtMem_CS ~ExtMem_WR ) Memory[ExtMem_Adr]= ExtMem_Din; end //---存储器读操作方式1 always @( posedge Ex

文档评论(0)

dajuhyy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档