卷积神经网络的FPGA并行加速方案设计.pdfVIP

32 2015 ，51（8） Computer Engineering and Applications 计算机工程与应用 ⦾理论研究、研发设计⦾ 卷积神经网络的FPGA 并行加速方案设计 方 睿，刘加贺，薛志辉，杨广文 FANG Rui, LIU Jiahe, XUE Zhihui, YANG Guangwen 清华大学 计算机科学与技术系，北京 100084 Department of Computer Science and Technology, Tsinghua University, Beijing 100084, China FANG Rui, LIU Jiahe, XUE Zhihui, et al. FPGA-based design for convolution neural network. Computer Engi- neering and Applications, 2015, 51 （8 ）：32-36. Abstract ：According to the characteristics of the Convolution Neural Network （CNN ）, a FPGA-based acceleration pro- gram which uses deep-pipeline architecture is proposed for the MNIST data set. In this program, theoretically 28 × 28 clock cycles can finish the whole calculation and get the output of the CNN. For the propagation stage of the training pro- cess, and in the same network structure and the same data set, this FPGA program with 50 MHz frequency can achieve nearly five times speedup compared to GPU version （Caffe ）, achieve eight times speedup compared to 12 CPU cores. While the FPGA program just costs 26.7% power which GPU version costs. Key words ：convolution neural network; Field Programmable Gate Array（FPGA ）; deep-pipeline; acceleration 摘 要：根据卷积神经网络的特点，提出了深度流水的FPGA 加速方案，设计了卷积层的通用卷积电路。该卷积电路 可以在一个时钟周期内获得一个计算结果。理论上，该方案对于MNIST 数据集，在28 ×28 个时钟周期内可以获得一 幅图片的运算结果。针对网络训练过程的前向传播阶段，在网络结构和数据集相同的情况下，对GPU ，FPGA ，CPU 进行了在计算效率和能耗之间的比较。其中在计算效率方面，50 MHz 频率的FPGA 就可以相较于GPU 实现近5 倍 的加速，相较于12核的CPU 实现8 倍的加速。而在功耗方面，该FPGA 的实现方案只有GPU 版本的26.7% 。 关键词：卷积神经网络；现场可编程门阵列（FPGA ）；深度流水；加速 文献标志码：A 中图分类号：TP391 doi ：10.3778/j.issn. 1002-8331.1405-0335 1 引言 层通过一个数字滤波器去获得观测数据的最显著的特 卷积神经网络（Convolutional Neutral Network ）是 征，避免了传统识别算法中复杂的特征提取和数据重 人工神经网络的一种。CNN 是第一个真正成功训练多 建。这个方法能够获取对平移、缩放和旋转不变的观测 层网络结构的学习算法。它利用空间关系，采用权值共 数据的显著特征，因为图像的局部感受区域允许神经元 享网络结构，使之更类似于生物神经网络