高速PCB设计中的阻抗匹配.pdfVIP

阻抗匹配 阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此 时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能 量损失。在高速PCB 设计中，阻抗的匹配与否关系到信号的质量优劣。 PCB 走线什么时候需要做阻抗匹配？ 不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间， 一般认为如果信号的上升/下降时间（按10%～90%计）小于6 倍导线延时，就是 高速信号，必须注意阻抗匹配的问题。导线延时一般取值为150ps/inch。 特征阻抗 信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度， 并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间 阻抗。由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表 示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。特征阻抗 是指信号沿传输线传播时，信号看到的瞬间阻抗的值。特征阻抗与PCB 导线所在 的板层、PCB 所用的材质（介电常数）、走线宽度、导线与平面的距离等因素有 关，与走线长度无关。特征阻抗可以使用软件计算。高速PCB 布线中，一般把数 字信号的走线阻抗设计为50 欧姆，这是个大约的数字。一般规定同轴电缆基带 50 欧姆，频带75 欧姆，对绞线（差分）为100 欧姆。 常见阻抗匹配的方式 1、串联终端匹配 在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间 串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端 反射回来的信号发生再次反射。 匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征 阻抗。常见的CMOS 和TTL 驱动器，其输出阻抗会随信号的电平大小变化而变化。 因此，对TTL 或CMOS 电路来说，不可能有十分正确的匹配电阻，只能折中考虑。 链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线 的末端。 串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来 额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻 元件。 常见应用：一般的CMOS、TTL 电路的阻抗匹配。USB 信号也采样这种方法做 阻抗匹配。 2、并联终端匹配 - 1 - 在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输 线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电 阻两种形式。 匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说， 负载端的并联电阻值必须与传输线的特征阻抗相近或相等；对双电阻形式来说， 每个并联电阻值为传输线特征阻抗的两倍。 并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗：单电阻 方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是 低电平都有直流功耗，但电流比单电阻方式少一半。 常见应用：以高速信号应用较多。 （1）DDR、DDR2 等SSTL 驱动器。采用单电阻形式，并联到VTT （一般为IOVDD 的一半）。其中DDR2 数据信号的并联匹配电阻是内置在芯片中的。 （2）TMDS 等高速串行数据接口。采用单电阻形式，在接收设备端并联到IOVDD， 单端阻抗为50 欧姆（差分对间为100 欧姆）。 怎样理解阻抗匹配? 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹 配分为低频和高频两种情况讨论。 我们先从直流电压源驱动一个负载入手。由于实际的电压源，总是有内阻的 (请参看输出阻抗一问)，我们可以把一个实际电压源，等效成一个理想的电压源 跟一个电阻r 串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那 么我们可以计算出流过电阻R 的电流为：I=U/(R+r)，可以看出，负载电阻R 越 小，则输出电流越大。负载R 上的电压为：Uo=IR=U*[1+(r/R)]，可以看出，负 载电阻R 越大，则输出电压Uo 越高。再来计算一下电阻R 消耗的功率为： P=I*I*R=[U/(R+r)]*[U/(R+r)]*R=U*U*R/(R*R+2*R*r+r*r) =U*U*R/[(R-r)*(R-r)+4*R*r] =U*U/{[(R-r)*(R-r)/R]+4*r}