第六章时序逻辑电路作业题解.pptVIP

第六章 时序逻辑电路 功能：该电路为串行加法器。 6.11 试用JK触发器设计符合图P6.11波形，并且具备自启动性的同步计数器电路。 解法2（比较法）： 根据状态转移图，视次态为现态的函数，分别作关于Q3，Q2，Q1的次态卡诺图，两个偏离态001和111纳入主循环000和110，化简三个卡诺图分别得到关于Q3Q2Q1的三个次态方程，再比照JK触发器的次态基本方程即可得到J和K的激励函数表达式，结果同前。自启动性验证： 6.13(1)用四个D触发器设计异步二进制减法计数器。 解法1：在6.12（1）题的基础上从 端输出即得；或者在Q端通过非门输出。 解法2：参见书P137，将其中的JK翻转触发器更换成D翻转触发器（书P120图5.4.8)并增加一级即可。 解法3：参见书本P157. 6.19 试用74161设计循环顺序为0、1、2、3、4、5、10、11、12、13、14、15、0、1…..的模长为12的计数电路。 6.20 试用74161设计能按8421BCD译码显示的0~59计数器的60分频电路。 6.22 试分析图P6.22(a)(b)2个计数器的分频比为多少？ 解：(a)74195是四位可并入的右移寄存器。根据图示，该电路工作于并入右移状态，注意第一级Q0的次态是由现态Q0和串行输入J，K的值决定。 J=Q3 K=Q3 6.35.用D触发器设计移存型序列号发生器，要求产生序列信 6.36 试用D触发器设计一个序列信号发生器使该电路产生序列信号1110100… 37. 解：可由15位最长线性序列码跳过3个状态获得题设。根据M=2n-1=15，解得n=4，查书P175表6.6.4得反馈函数f=Q3⊕Q4并设初态为1111，计算得m序列码111100010011010，将其左移3位再与本身相异或，在结果中寻找“1”及其后面n-1个0对应的原序列中的码为0001，即起跳态为Q4Q3Q2Q1，修改反馈函数f=Q3⊕Q4 ⊕起跳态+防全0项。由此公式可计算得本题序列为111100011010 6.38 分析图P6.38电路，试写出其编码表及模长。 6.41 答案：Q0处的序列号为：01110100110001 分析方法类似6.40，注意此题由74194移位寄存器构成。 D2 D2 D1 D0 Q3 Q2 Q1 Q0 LD P T 1 1 60分频输出 74161（2） D3 D2 D1 D0 Q3 Q2 Q1 Q0 LD P T 1 1 74161（1） CP 0 1 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 K J Q3 Q2 Q1 Q0 0 1 0 1 1 1 1 0 1 0 1 1 1 0 1 1 0 1 0 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 0 1 K J Q3 Q2 Q1 Q0 M=12, 所以分频比为12。 （b). M1=7,M2=9,M=63 解：序列长度M=8，试用n=3个触发器不够，故取n=4，列满足已知条件的状态转移激励表如右： (按左移设计） 根据该表可得： 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 D0 Q0 Q1 Q2 Q3 D0=Q3 Q2 S 1D CP Q3 S 1D CP Q1 S 1D CP Q0 S 1D CP CP 解：M=7，经尝试用3个DFF可以满足题意，状态转移激励信号表如下：(按左移设计） 1 1 1 0 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 1 D1 Q1 Q2 Q3 画关于D1的卡诺图，化简得： D1=Q3⊕Q1 可设初态为111 解：74194为可并入数据的双向移存器，根据其功能表和所示电路可知：该电路使用了异步清零，同步右移功能，模长M=10。编码表如下。 初态为00000, Z端为串行输出端。 * 章目录 6.1解：这是包含一个JKFF的同步时序电路 作状态转移表： 1 1 1 1 1 1 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1