嵌入式POLDC／DC转换器设计.pdf

维普资讯 ● 凌力尔特公司 电源产 品部 TonyArmstrong 嵌入 式 POLDC／DC转换器设计 。 ≯ 大多数嵌入式系统都是通过 电源 ，这两种 电源在启动时必须排 括 ：采用可通过可编程接 口配置或 48V背板供 电的。这个 电压通常要 序 。设计师必须考虑在加 电和断电 用外部组件配置 的专用标准产 品 ‘ 降为更低 的 12V 或 5V 中间 电压 ， 操作时内核与 I／O 电源的相对 电压 (ASSP)、基于微控制器的可编程解 以向系统 内的电路板供 电。然而 ， 和时序 ，以满足制造商 的要求。如 决方案和 FPGA解决方案。 在这些电路板上 ，大多数 电路都要 果 电源排序不恰当，就可能出现闭 三 求供 电电压范 围在 0．8V～3．3V，电 锁或过大的电流消耗 ，这有可能导 功能丰富的芯片 流范 围为几十mA至几十A。因此 ， 致微处理器 IO／端 口损坏或存储器、 可实现更高的灵活性 需要负载点(POL)DC／DC转换器对 PLD、FPGA、数据转换器等器件 的 在嵌入式系统 中，跟踪或排序 12V 或 5V 降压 ，以获得所需的电 I／O端 口损坏 。为 了确保在 内核 电压 不 良的后果常常是使器件产生不可 善=== 压和 电流值 。 恰当偏置之前不驱动 I／O负载 ，必 修复的损坏。FPGA、PLD、ASIC、 主 、_； 在这类系统 中，空间较小 ，难 须跟踪 内核和 I／O 电源电压 。 DSP和微处理器一般都将二极管作 得有冷却系统，因此 ，就任何 POL 尽管就任何给定 DC／DC转换 为 ESD保护组件 ，放置在 内核 电源 转换器而言，具有小体积和高效率 器而言，启动和停机跟踪都可 以从 和 I／O 电源之间。如果 电源违反 了 都极为重要 。此外 ，很多微处理器 外部实现 ，但是不 同系统的电源排 跟踪要求并使保护二极管处于正 向 专 和 DSP都 同时需要 内核 电源和 I／O 序要求却各不相 同。其解决方案包 偏置状态 ，那么器件就有可能损坏 。 电压排序 、跟踪和裕度控制