3-1应用QuartusII完成基本组合电路设计.docVIP

3-1. 应用QuartusII完成基本组合电路设计 示例程序和实验指导课件位置：\EDA_BOOK3_FOR_1C6\chpt4\EXPT51_mux21A\工程mux21A (1) 实验目的：熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 (2) 实验内容1：首先利用QuartusⅡ完成2选1多路选择器（例3-1）的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出图3-3所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 (3) 实验内容2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图3-1，并将此文件放在同一目录中。以下是部分参考程序： ... COMPONENT MUX21A PORT ( a，b: IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ； ... u1 : MUX21A PORT MAP(a=a2，b=3，=s0，=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，=s1，=outy); END ARCHITECTURE BHV ; 【例3-1】 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b ; END IF; END PROCESS; END ARCHITECTURE one ; 图3-1 双2选1多路选择器 3-2 mux21a功能时序波形 按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。 (4) 实验内容3：引脚锁定以及硬件下载测试。若选择目标器件是EP1C6，建议选实验电路模式5（第一章图13），用键1(PIO0，在第七节所对应的引脚号为233)控制s0；用键2(PIO1，引脚号为234)控制s1；a3、a2和a1分别接clock5(引脚号为152)、clock0(引脚号为28)和clock2(引脚号为153)；输出信号outy仍接扬声器spker(引脚号为174)。通过短路帽选择clock0接256Hz信号，clock5接1024Hz，clock2接8Hz信号。最后进行编译、下载和硬件测试实验（通过选择键1、键2，控制s0、s1，可使扬声器输出不同音调）。 (5) 实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。 library ieee; use ieee.std_logic_1164.all; entity muxk is port(a1,a2,a3,s0,s1:in std_logic; outy:out std_logic); end entity muxk; architecture one of muxk is component mux21a PORT ( a, b, s: IN std_logic; y : OUT std_logic ); end component; signal tmp:std_logic; begin u1:mux21a port map( a=a2,b=a3,s=s0,y=tmp); u2:mux21a port map( a1,tmp,s1,outy); end architecture ; library ieee; use ieee.std_logic_1164.all; ENTITY mux21a IS PORT ( a, b, s: IN std_logic; y : OUT std_logic ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE